Commentaires
Paramétrages

Paramétrages

Aller à Demande

1. WO2008094666 - DISPOSITIF SOI POSSÉDANT UNE DIODE SUBSTRAT AVEC UNE CONFIGURATION TOLÉRANT LE TRAITEMENT ET PROCÉDÉ DE FORMATION DE DISPOSITIF SOI

Lien permanent
Numéro de publication WO/2008/094666
Date de publication 07.08.2008
N° de la demande internationale PCT/US2008/001310
Date du dépôt international 31.01.2008
Demande présentée en vertu du Chapitre 2 01.12.2008
CIB
H01L 21/84 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78avec une division ultérieure du substrat en plusieurs dispositifs individuels
82pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
84le substrat étant autre chose qu'un corps semi-conducteur, p.ex. étant un corps isolant
H01L 27/12 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
CPC
H01L 21/8221
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
822the substrate being a semiconductor, using silicon technology
8221Three dimensional integrated circuits stacked in different levels
H01L 21/823481
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
822the substrate being a semiconductor, using silicon technology
8232Field-effect technology
8234MIS technology ; , i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
823481isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
H01L 21/823835
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
822the substrate being a semiconductor, using silicon technology
8232Field-effect technology
8234MIS technology ; , i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
8238Complementary field-effect transistors, e.g. CMOS
823828with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
823835silicided or salicided gate conductors
H01L 21/84
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
84the substrate being other than a semiconductor body, e.g. being an insulating body
H01L 27/0688
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
06including a plurality of individual components in a non-repetitive configuration
0688Integrated circuits having a three-dimensional layout
H01L 27/1203
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12the substrate being other than a semiconductor body, e.g. an insulating body
1203the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Déposants
  • ADVANCED MICRO DEVICES, INC. [US]/[US] (AllExceptUS)
  • GEHRING, Andreas [AT]/[DE] (UsOnly)
  • HOENTSCHEL, Jan [DE]/[DE] (UsOnly)
  • WEI, Andy [US]/[DE] (UsOnly)
Inventeurs
  • GEHRING, Andreas
  • HOENTSCHEL, Jan
  • WEI, Andy
Mandataires
  • DRAKE, Paul, S.
Données relatives à la priorité
102007004859.031.01.2007DE
11/862,29627.09.2007US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) AN SOI DEVICE HAVING A SUBSTRATE DIODE WITH PROCESS TOLERANT CONFIGURATION AND METHOD OF FORMING THE SOI DEVICE
(FR) DISPOSITIF SOI POSSÉDANT UNE DIODE SUBSTRAT AVEC UNE CONFIGURATION TOLÉRANT LE TRAITEMENT ET PROCÉDÉ DE FORMATION DE DISPOSITIF SOI
front page image
Abrégé
(EN)
A substrate diode for an SOI device (200, 300) is formed in accordance with an appropriately designed manufacturing flow, wherein transistor performance enhancing mechanisms may be implemented substantially without affecting the diode characteristics. In one aspect, respective openings (211A, 211B, 311A, 311B) for the substrate diode may be formed after the formation of a corresponding sidewall spacer structure (236, 336) used for defining the drain and source regions (237, 337), thereby obtaining a significant lateral distribution of the dopants in the diode areas, which may therefore provide sufficient process margins during a subsequent silicidation sequence on the basis of a removal of the spacers (236, 336) in the transistor devices (230A, 230B, 330A, 330B). In a further aspect, in addition to or alternatively, an offset spacer (360S) may be formed substantially without affecting the configuration of respective transistor devices (230A, 230B, 330A, 330B).
(FR)
L'invention concerne la diode de substrat pour dispositif SOI (200, 300) formé conformément à un flux de fabrication conçu de manière appropriée, des mécanismes d'amélioration des performances de transistor pouvant être mis en oeuvre sensiblement sans affecter les caractéristiques de diode. Dans un aspect, des ouvertures respectives (21 IA, 21 IB, 31 IA, 311B) pour la diode de substrat peuvent être formée après la formation d'une structure d'entretoise de parois latérales correspondantes (236, 336) utilisée pour définir les régions drain et source (237, 337), permettant d'obtenir ainsi une répartition latérale importante des dopants dans les zones de diode, ce qui peut par conséquent offrir suffisamment de marge de traitement pendant une séquence de siliciuration suivante sur la base d'une suppression des entretoises (236, 336) dans les dispositifs de transistor (230A, 230B, 330A, 33OB). Dans un autre aspect, en plus ou à la place, une entretoise décalée (360S) peut être formée sensiblement sans affecter la configuration des dispositifs transistors respectifs (230A, 230B, 330A, 33OB).
Également publié en tant que
CN101669201
GB0914569.9
GB2459072
JP2010517324
JP2014064018
KR1020090108727
SG154310
Dernières données bibliographiques dont dispose le Bureau international
# -