Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2008061162) PLATE-FORME DE CALCUL HYBRIDE AVEC COMPOSANTS FPGA À PROCESSEURS INTÉGRÉS
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/061162 N° de la demande internationale : PCT/US2007/084723
Date de publication : 22.05.2008 Date de dépôt international : 14.11.2007
CIB :
G06F 15/76 (2006.01) ,G06F 9/06 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15
Calculateurs numériques en général; Équipement de traitement de données en général
76
Architectures de calculateurs universels à programmes enregistrés
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
Déposants :
STAR BRIDGE SYSTEMS, INC. [US/US]; 2355 South 1070 West Salt Lake City, UT 84119, US (AllExceptUS)
GILSON, Kent, L. [US/US]; US (UsOnly)
YARDLEY, James, V. [US/US]; US (UsOnly)
Inventeurs :
GILSON, Kent, L.; US
YARDLEY, James, V.; US
Mandataire :
LILLYWHITE, Jeffery M. ; Workman Nydegger 1000 Eagle Gate Tower 60 East South Temple Salt Lake City, UT 84111, US
Données relatives à la priorité :
60/865,75614.11.2006US
Titre (EN) HYBRID COMPUTING PLATFORM HAVING FPGA COMPONENTS WITH EMBEDDED PROCESSORS
(FR) PLATE-FORME DE CALCUL HYBRIDE AVEC COMPOSANTS FPGA À PROCESSEURS INTÉGRÉS
Abrégé :
(EN) A system includes at least two microprocessor cores wired in parallel with eac other. Each microprocessor core includes an FPGA with an embedded processor. memory element is electrically connected to the microprocessor core. FPGA fabric is i communication with the FPGA including a portion of a programming code for t system. An operating system is in communication with each of the microprocessor cor to run a remaining portion of the programming code.
(FR) Système comprenant au moins deux noyaux de microprocesseurs connectés en série. Chacun desdits noyaux inclut une matrice prédiffusée programmable par l'utilisateur (FPGA) avec processeur intégré. Un élément de mémoire est connecté électriquement au noyau de microprocesseur. La structure de FPGA communique avec la matrice FPGA comprenant une partie du code de programmation pour le système. Un système d'exploitation est en communication avec chacun des noyaux de microprocesseur pour l'utilisation de la partie restante du code de programmation.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)