Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2008061086) PROCÉDÉ ET SYSTÈME DESTINÉS AU DÉBOGAGE D'UN PROCESSEUR DE SIGNAL NUMÉRIQUE LORS DES TRANSITIONS DE PUISSANCE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/061086 N° de la demande internationale : PCT/US2007/084523
Date de publication : 22.05.2008 Date de dépôt international : 13.11.2007
CIB :
G06F 1/32 (2006.01) ,G06F 11/36 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
1
Détails non couverts par les groupes G06F3/-G06F13/89
26
Alimentation en énergie électrique, p.ex. régulation à cet effet
32
Moyens destinés à économiser de l'énergie
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
36
Prévention d'erreurs en effectuant des tests ou par débogage de logiciel
Déposants :
QUALCOMM Incorporated [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121, US (AllExceptUS)
CODRESCU, Lucian [US/US]; US (UsOnly)
ANDERSON, William C. [US/US]; US (UsOnly)
VENKUMAHANTI, Suresh [US/US]; US (UsOnly)
GIANNINI, Louis Achille [US/US]; US (UsOnly)
PYLA, Manojkumar [IN/US]; US (UsOnly)
CHEN, Xufeng [CN/US]; US (UsOnly)
Inventeurs :
CODRESCU, Lucian; US
ANDERSON, William C.; US
VENKUMAHANTI, Suresh; US
GIANNINI, Louis Achille; US
PYLA, Manojkumar; US
CHEN, Xufeng; US
Mandataire :
BACHAND, Richard A.; 5775 Morehouse Drive San Diego, California 92121, US
Données relatives à la priorité :
11/560,32315.11.2006US
Titre (EN) DIGITAL SIGNAL PROCESSOR DEBUGGING DURING POWER TRANSITIONS
(FR) PROCÉDÉ ET SYSTÈME DESTINÉS AU DÉBOGAGE D'UN PROCESSEUR DE SIGNAL NUMÉRIQUE LORS DES TRANSITIONS DE PUISSANCE
Abrégé :
(EN) Techniques for the design and use of a digital signal processor, including (but not limited to) for processing transmissions in a communications (e.g., CDMA) system. A method and system control transferring data between debugging registers and digital signal processor processes in association with a power transition sequence of the digital signal processor. In a digital signal processor, debugging registers associate with the core processor process and the debugging process. Control bits control transferring data among the debugging registers, the core processor process and the debugging process. The control bit prevents transferring data among the debugging registers, the core processor process and the debugging process in the event of a power transition sequence. Control bits also prevent a power transition sequence of the digital signal processor in the event of transferring data among the debugging registers and the core processor process or the debugging process.
(FR) L'invention concerne des techniques de conception et d'utilisation d'un processeur de signal numérique, qui sont destinées (mais de façon non limitative) au traitement des transmissions dans un système de communication (p.ex., AMRC). Un procédé et un système commandent le transfert de données entre les processus des registres de débogage et du processeur de signal numérique en association avec une séquence de transition de puissance du processeur de signal numérique. Dans un processeur de signal numérique, les registres de débogage s'associent avec les processus de processeur de noyau et les processus de débogage. Des bits de commande commandent le transfert de données parmi les registres de débogage, les processus de processeur de noyau et les processus de débogage. Le bit de commande empêche le transfert de données parmi les registres de débogage, les processus de processeur de noyau et le processus de débogage en cas de d'une séquence de transition de puissance. Les bits de commande empêchent également une séquence de transition de puissance du processeur de signal numérique en cas de transfert de données parmi les registres de débogage et le processus de processeur de noyau ou le processus de débogage.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
KR1020090089425EP2095204JP2010510582CN101681191IN604/MUMNP/2009