Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2008014289 - MÉMOIRE CACHE EN TUILES POUR LOGICIELS MULTIPLES

Numéro de publication WO/2008/014289
Date de publication 31.01.2008
N° de la demande internationale PCT/US2007/074266
Date du dépôt international 24.07.2007
CIB
G06F 9/38 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
30Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
38Exécution simultanée d'instructions
G06F 12/08 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
CPC
G06F 12/0842
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0806Multiuser, multiprocessor or multiprocessing cache systems
0842for multiprocessing or multitasking
G06F 12/0864
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0864using pseudo-associative means, e.g. set-associative or hashing
G06F 9/3802
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3802Instruction prefetching
G06F 9/3851
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3836Instruction issuing, e.g. dynamic instruction scheduling, out of order instruction execution
3851from multiple instruction streams, e.g. multistreaming
Déposants
  • QUALCOMM INCORPORATED [US]/[US] (AllExceptUS)
  • DU, Yun [CN]/[US] (UsOnly)
  • JIAO, Guofang [CN]/[US] (UsOnly)
  • YU, Chun [CN]/[US] (UsOnly)
  • HSU, De Dzwo [US]/[US] (UsOnly)
Inventeurs
  • DU, Yun
  • JIAO, Guofang
  • YU, Chun
  • HSU, De Dzwo
Mandataires
  • BACHAND, Richard A.
Données relatives à la priorité
11/493,44425.07.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) TILED CACHE FOR MULTIPLE SOFTWARE PROGRAMS
(FR) MÉMOIRE CACHE EN TUILES POUR LOGICIELS MULTIPLES
Abrégé
(EN)
Caching techniques for storing instructions, constant values, and other types of data for multiple software programs are described. A cache provides storage for multiple programs and is partitioned into multiple tiles. Each tile is assignable to one program. Each program may be assigned any number of tiles based on the program's cache usage, the available tiles, and/or other factors. A cache controller identifies the tiles assigned to the programs and generates cache addresses for accessing the cache. The cache may be partitioned into physical tiles. The cache controller may assign logical tiles to the programs and may map the logical tiles to the physical tiles within the cache. The use of logical and physical tiles may simplify assignment and management of the tiles.
(FR)
La présente invention concerne des techniques de mise en mémoire cache pour enregistrer des instructions, des valeurs constantes et autres types de données pour de multiples logiciels. Une mémoire cache, partitionnée en tuiles multiples, assure un stockage pour de multiples logiciels. Chaque tuile peut être attribuée à un logiciel. Un nombre illimité de tuiles peut être attribué à chaque logiciel en fonction du taux d'utilisation de la mémoire cache par le logiciel, des tuiles disponibles et/ou d'autres facteurs. Un contrôleur de mémoire cache identifie les tuiles attribuées aux logiciels et génère des adresses de mémoire cache afin d'y accéder. La mémoire cache peut être partitionnée en tuiles physiques. Le contrôleur de mémoire cache peut attribuer des tuiles logiques aux logiciels et mapper les tuiles logiques aux tuiles physiques à l'intérieur de la mémoire cache. L'utilisation de tuiles logiques et physiques peut simplifier l'attribution et la gestion des tuiles.
Dernières données bibliographiques dont dispose le Bureau international