Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2008012871 - DISPOSITIF À MÉMOIRE À SEMI-CONDUCTEUR RÉMANENTE

Numéro de publication WO/2008/012871
Date de publication 31.01.2008
N° de la demande internationale PCT/JP2006/314649
Date du dépôt international 25.07.2006
CIB
G11C 13/00 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
13Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes G11C11/, G11C23/ ou G11C25/197
CPC
G11C 13/0007
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0007comprising metal oxide memory material, e.g. perovskites
G11C 13/0069
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
0069Writing or programming circuits or methods
G11C 2013/009
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
0069Writing or programming circuits or methods
009Write using potential difference applied between cell electrodes
G11C 2213/32
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2213Indexing scheme relating to G11C13/00 for features not covered by this group
30Resistive cell, memory material aspects
32Material having simple binary metal oxide structure
G11C 2213/79
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2213Indexing scheme relating to G11C13/00 for features not covered by this group
70Resistive array aspects
79Array wherein the access device being a transistor
Déposants
  • 富士通株式会社 FUJITSU LIMITED [JP]/[JP] (AllExceptUS)
  • 佐藤 嘉洋 SATO, Yoshihiro [JP]/[JP] (UsOnly)
  • 岩佐 拓 IWASA, Hiroshi [JP]/[JP] (UsOnly)
Inventeurs
  • 佐藤 嘉洋 SATO, Yoshihiro
  • 岩佐 拓 IWASA, Hiroshi
Mandataires
  • 横山 淳一 YOKOYAMA, Junichi
Données relatives à la priorité
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF À MÉMOIRE À SEMI-CONDUCTEUR RÉMANENTE
(JA) 不揮発性半導体記憶装置
Abrégé
(EN)
[PROBLEMS] To provide a nonvolatile semiconductor storage device having a writing circuit of simple circuitry by which writing can be performed surely in a short time. [MEANS FOR SOLVING PROBLEMS] The nonvolatile semiconductor storage device has a resistance storage element in which switching is made between high resistance state and low resistance state by applying a voltage. The nonvolatile semiconductor storage device comprises a voltage application circuit for supplying power to the resistance storage element and generating a first voltage at one end thereof, a monitor circuit having a predetermined threshold voltage and detecting the fact that the first voltage has reached the predetermined threshold voltage, and an interruption circuit for limiting power supply from the voltage application circuit to the resistance storage element based on detection of the monitor circuit.
(FR)
[PROBLEMS] Fournir un dispositif à mémoire à semi-conducteur rémanente comportant un circuit d'écriture de circuit simple par lequel l'écriture peut être effectuée de manière fiable en un temps court. [MEANS FOR SOLVING PROBLEMS] Le dispositif à mémoire à semi-conducteur rémanente possède un élément d'enregistrement à résistance dans lequel la commutation est réalisée entre un état de résistance élevée et un état de résistance faible en appliquant une tension. Le dispositif à mémoire à semi-conducteur rémanente comprend un circuit d'application de tension pour délivrer du courant à l'élément d'enregistrement à résistance et générer une première tension à une extrémité de celui-ci, un circuit de contrôle ayant une tension de seuil prédéterminée et détectant le fait que la première tension ait atteint la tension de seuil prédéterminée, et un circuit d'interruption pour limiter le courant délivré du circuit d'application de tension à l'élément d'enregistrement à résistance sur la base de la détection du circuit de contrôle.
(JA)
(課題)短時間で確実な書き込みを行なうことができ、且つ、簡易な回路構成からなる書き込み回路を有する不揮発性半導体記憶装置を提供する。  (解決手段)電圧の印加によって高抵抗状態と低抵抗状態とが切り替わる抵抗記憶素子を有する不揮発性半導体記憶装置において、前記抵抗記憶素子に電源を供給し、前記抵抗記憶素子の一端に第1の電圧を発生させる電圧印加回路と、所定のしきい値電圧を有し、前記第1の電圧が所定のしきい値電圧に達したことを検出するモニタ回路と、前記モニタ回路の前記検出に基づいて、前記電圧印加回路から前記抵抗記憶素子への電源供給を制限する遮断回路とを有する。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international