WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008011144) DISPOSITIF SOI ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/011144    N° de la demande internationale :    PCT/US2007/016453
Date de publication : 24.01.2008 Date de dépôt international : 20.07.2007
Demande présentée en vertu du Chapitre 2 :    19.05.2008    
CIB :
H01L 27/02 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place, Mail Stop 68, P.O. Box 3453, Sunnyvale, CA 94088-3453 (US) (Tous Sauf US).
PELELLA, Mario, M. [US/US]; (US) (US Seulement).
WU, Donggang, D. [US/US]; (US) (US Seulement).
BULLER, James, F. [US/US]; (US) (US Seulement)
Inventeurs : PELELLA, Mario, M.; (US).
WU, Donggang, D.; (US).
BULLER, James, F.; (US)
Mandataire : DRAKE, Paul, S.; Advanced Micro Devices, Inc., 5204 East Ben White Boulevard, Mail Stop 562, Austin, TX 78741 (US).
BROOKES BATCHELLOR LLP; 102-108 Clerkenwell Road, London EC1M 5SA (GB)
Données relatives à la priorité :
11/459,316 21.07.2006 US
Titre (EN) SOI DEVICE AND METHOD FOR ITS FABRICATION
(FR) DISPOSITIF SOI ET SON PROCÉDÉ DE FABRICATION
Abrégé : front page image
(EN)A silicon on insulator (SOI) device [53] and methods for fabricating such a device are provided. The device includes an MOS capacitor [52] coupled between voltage busses [100, 102] and formed in a monocrystalline semiconductor layer [30] overlying an insulator layer [32] and a semiconductor substrate [34]. The device includes at least one electrical discharge path [86, 98, 180, 178] for discharging potentially harmful charge build up on the MOS capacitor [52]. The MOS capacitor has a conductive electrode material forming a first plate [64] of the MOS capacitor and an impurity doped region [60] in the monocrystalline silicon layer [30] beneath the conductive electrode material forming a second plate. A first voltage bus [100] is coupled to the first plate [64] of the capacitor and to an electrical discharge path through a diode [177] formed in the semiconductor substrate and a second voltage bus [102] is coupled to the second plate [60] of the capacitor.
(FR)L'invention concerne un dispositif de silicium sur isolant (SOI) [53] ainsi que des procédés de fabrication d'un tel dispositif. Le dispositif comprend un condensateur MOS [52] couplé entre des bus de tension [100, 102] et formé dans une couche de semi-conducteur monocristallin [30] recouvrant une couche d'isolant [32] et un substrat semi-conducteur [34]. Le dispositif comprend au moins un trajet de décharge électrique [86, 98, 180, 178] pour décharger une accumulation de charge potentiellement nuisible sur le condensateur MOS [52]. Le condensateur MOS est muni d'une matière d'électrode conductrice formant une première plaque [64] du condensateur MOS et d'une zone dopée d'impureté [60] dans la couche de silicium monocristallin [30] au-dessous de la matière d'électrode conductrice formant une seconde plaque. Un premier bus de tension [100] est couplé à la première plaque [64] du condensateur et à un trajet de décharge électrique par l'intermédiaire d'une diode [177] formée dans le substrat semi-conducteur ; un second bus de tension [102] est couplé à la seconde plaque [60] du condensateur.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)