Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2008006299 - PROCÉDÉ D'APPLICATION D'UN REVÊTEMENT DE CONDITIONNEMENT EN RÉSINE SUR UN SUBSTRAT

Numéro de publication WO/2008/006299
Date de publication 17.01.2008
N° de la demande internationale PCT/CN2007/002067
Date du dépôt international 04.07.2007
CIB
H01L 21/56 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56Capsulations, p.ex. couches de capsulation, revêtements
H01L 23/28 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28Capsulations, p.ex. couches de capsulation, revêtements
CPC
H01L 21/561
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, ; e.g. sealing of a cap to a base of a container
56Encapsulations, e.g. encapsulation layers, coatings
561Batch processing
H01L 2224/32225
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
31Structure, shape, material or disposition of the layer connectors after the connecting process
32of an individual layer connector
321Disposition
32151the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
32221the body and the item being stacked
32225the item being non-metallic, e.g. insulating substrate with or without metallisation
H01L 2224/48091
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
48of an individual wire connector
4805Shape
4809Loop shape
48091Arched
H01L 2224/48227
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
48of an individual wire connector
481Disposition
48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
48221the body and the item being stacked
48225the item being non-metallic, e.g. insulating substrate with or without metallisation
48227connecting the wire to a bond pad of the item
H01L 2224/48465
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
48of an individual wire connector
484Connecting portions
48463the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
48465the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
H01L 2224/73265
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
732Location after the connecting process
73251on different surfaces
73265Layer and wire connectors
Déposants
  • 阎跃军 YAN, Yuejun [CN]/[CN]
  • 阎跃鹏 YAN, Yuepeng [CN]/[CN]
Inventeurs
  • 阎跃军 YAN, Yuejun
  • 阎跃鹏 YAN, Yuepeng
Mandataires
  • 深圳中一专利商标事务所 SHENZHEN ZHONGYI PATENT AND TRADEMARK OFFICE
Données relatives à la priorité
200610061578.305.07.2006CN
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) METHOD FOR PACKING RESIN COATING ON A SUBSTRATE
(FR) PROCÉDÉ D'APPLICATION D'UN REVÊTEMENT DE CONDITIONNEMENT EN RÉSINE SUR UN SUBSTRAT
(ZH) 基板树脂封装方法
Abrégé
(EN)
A package method for resin coating on a substrate, that especially is applied to seal exposed elements on a substrate of organic medium or multiple medium on a large scale in the low cost and high rate of finished products. It includes single substrate (1), the exposed elements (6) packed with resin on said single substrate and the unattached resin-packing unit (2) formed after packing. The spaces (3) among every unattached resin-packing unit are a certain distance (d) to the absolute displacement and all body stresses of resin of the unattached resin-packing unit and the different thermal expansion coefficient substrate become lower, when multiple exposed elements are packed with unattached resin on single substrate. The resin of the unattached resin-packing unit and the different thermal expansion coefficient substrate are closely connectable after high temperature heating molding. It especially is applied to pack exposed chips on a large scale, has the lower packing costs and high rate of finished products.
(FR)
L'invention concerne un procédé d'application d'un revêtement de conditionnement en résine sur un substrat, qui est en particulier utilisé pour sceller des éléments exposés sur un substrat composé d'un milieu organique ou de plusieurs milieux dans la production à grande échelle, à faible coût et à rendement élevé de produits finis. Le procédé de l'invention fait intervenir un substrat (1), des éléments exposés (6) conditionnés avec de la résine sur ledit substrat et une unité de conditionnement (2) en résine non fixée formée après le conditionnement. Lorsque plusieurs éléments exposés sont conditionnés avec de la résine non fixée sur le substrat, les espaces (3) formés entre chaque unité de conditionnement en résine non fixée représentent une certaine distance (d) par rapport au déplacement absolu et toutes les contraintes corporelles de la résine desdites unités et du substrat qui présente un coefficient de dilatation thermique différent sont réduites. La résine de l'unité de conditionnement non fixée et le substrat présentant le coefficient de dilatation thermique différent peuvent être raccordés à proximité l'un de l'autre après un procédé de moulage thermique haute température. Le procédé de l'invention est en particulier utilisé pour le conditionnement de puces exposées à grande échelle, et présente des coûts de conditionnement réduits et un rendement élevé pour des produits finis.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international