Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007149713 - CONVERTISSEUR NUMÉRIQUE VERS ANALOGIQUE À SORTIE DE TENSION DE GRANDE VITESSE ET HAUTE RÉSOLUTION ET PROCÉDÉ

Numéro de publication WO/2007/149713
Date de publication 27.12.2007
N° de la demande internationale PCT/US2007/070745
Date du dépôt international 08.06.2007
CIB
H03M 1/12 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
1Conversion analogique/numérique; Conversion numérique/analogique
12Convertisseurs analogiques/numériques
CPC
H03M 1/682
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
68with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
682both converters being of the unary decoded type
H03M 1/747
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
74Simultaneous conversion
742using current sources as quantisation value generators
747with equal currents which are switched by unary decoded digital signals
H03M 1/765
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
74Simultaneous conversion
76using switching tree
765using a single level of switches which are controlled by unary decoded digital signals
H03M 3/50
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
3Conversion of analogue values to or from differential modulation
30Delta-sigma modulation
50Digital/analogue converters using delta-sigma modulation as an intermediate step
Déposants
  • TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999 Dallas, TX 75265-5474, US (AllExceptUS)
  • KUYEL, Turker [TR/US]; US (UsOnly)
Inventeurs
  • KUYEL, Turker; US
Mandataires
  • FRANZ, Warren, L.; Texas Instruments Incorporated Deputy General Patent Counsel P.O. Box 655474, Ms 3999 Dallas, TX 75265-5474, US
Données relatives à la priorité
11/454,59516.06.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) HIGH-SPEED, HIGH-RESOLUTION VOLTAGE OUTPUT DIGITAL-TO ANALOG CONVERTER AND METHOD
(FR) CONVERTISSEUR NUMÉRIQUE VERS ANALOGIQUE À SORTIE DE TENSION DE GRANDE VITESSE ET HAUTE RÉSOLUTION ET PROCÉDÉ
Abrégé
(EN)
A string DAC (4) having 2M string resistors includes a plurality of switches for selectively coupling, according to the decoding of an M-bit MSB subword, the voltage across a string resistor to an interpolation sub-DAC (8) which interpolates it according to the decoding of an N-bit mid-subword. The voltage across the string resistor is multiplexed, according to the decoding of an N-bit mid-subword, to various inputs of 2N differential transistor pairs of an interpolation amplifier. A P-bit delta sigma modulator (10) produces a delta sigma modulated signal, according to a P-bit LSB subword, to control multiplexing of voltages on the terminals of the string resistor to an input of one of the differential transistor pairs selected by decoding of the N-bit mid-subword to monotonically average a contribution of the selected differential transistor pair to generation of an output voltage (Vout) representing a word including the M-bit, N-bit, and P-bit subwords.
(FR)
L'invention concerne un convertisseur (4) CNA de chaînes de bits comportant 2M résistances de chaînes de bits, lequel inclut une pluralité de commutateurs permettant de relier sélectivement, en fonction du décodage d'un sous-mot du multiplet le plus significatif (MSB) sur M bits, la tension aux bornes d'une résistance de chaîne de bits à un sous-convertisseur CNA (8) d'interpolation qui réalise son interpolation conformément au décodage d'un sous-mot médian sur N bits. La tension aux bornes de la résistance de chaîne de bits est multiplexée, conformément au décodage d'un sous-mot médian sur N bits, vers diverses entrées de 2N paires de transistors différentiels d'un amplificateur d'interpolation. Un modulateur delta sigma (10) sur P bits produit un signal delta sigma modulé, conformément à un sous-mot du multiplet le moins significatif (LSB) sur P bits afin de commander le multiplexage de tensions sur les bornes de la résistance de chaîne de bits vers une entrée de l'une des paires de transistors différentiels sélectionnée en décodant le sous-mot médian sur N bits afin d'effectuer une moyenne monotone d'une contribution de la paire sélectionnée de transistors différentiels à la de génération d'une tension de sortie (Vout) représentant un mot incluant les sous-mots sur M bits, N bits et P bits.
Dernières données bibliographiques dont dispose le Bureau international