WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007149645) PROCÉDÉS DE RÉDUCTION DE LA RÉSISTANCE DE CONTACT DE DISPOSITIFS CMOS D'AVANT-GARDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/149645    N° de la demande internationale :    PCT/US2007/068381
Date de publication : 27.12.2007 Date de dépôt international : 07.05.2007
CIB :
H01L 21/8238 (2006.01)
Déposants : APPLIED MATERIALS, INC. [US/US]; 3050 Bowers Avenue, Santa Clara, CA 95054 (US) (Tous Sauf US).
NOURI, Faran [US/US]; (US) (US Seulement).
KIM, Eun-Ha [KR/US]; (US) (US Seulement).
THIRUPAPULIYUR, Sunderraj [IN/US]; (US) (US Seulement).
PARIHAR, Vijay [IN/US]; (US) (US Seulement)
Inventeurs : NOURI, Faran; (US).
KIM, Eun-Ha; (US).
THIRUPAPULIYUR, Sunderraj; (US).
PARIHAR, Vijay; (US)
Mandataire : PATTERSON, B. Todd; Patterson & Sheridan, L.L.P., 3040 Post Oak Blvd., Suite 1500, Houston, TX 77056-6582 (US)
Données relatives à la priorité :
11/426,135 23.06.2006 US
Titre (EN) METHODS FOR CONTACT RESISTANCE REDUCTION OF ADVANCED CMOS DEVICES
(FR) PROCÉDÉS DE RÉDUCTION DE LA RÉSISTANCE DE CONTACT DE DISPOSITIFS CMOS D'AVANT-GARDE
Abrégé : front page image
(EN)Methods for reducing contact resistance in semiconductor devices are provided in the present invention. In one embodiment, the method includes providing a substrate having semiconductor device formed thereon, wherein the device has source and drain regions and a gate structure formed therein, performing a silicidation process on the substrate by a thermal annealing process, and performing a laser anneal process on the substrate. In another embodiment, the method includes providing a substrate having implanted dopants, performing a silicidation process on the substrate by a thermal annealing process, and activating the dopants by a laser anneal process.
(FR)La présente invention concerne des procédés de réduction de la résistance de contact dans des dispositifs à semi-conducteurs. Selon un mode de réalisation, le procédé inclut la fourniture d'un substrat ayant un dispositif à semi-conducteurs formé sur celui-ci, dans lequel le dispositif est muni de zones de la source et du drain et d'une structure de la grille formée sur celui-ci, effectuant un procédé de silicidation sur le substrat par un procédé d'étuvage thermique, et effectuant un procédé de recuit au laser sur le substrat. Selon un autre mode de réalisation, le procédé inclut la fourniture d'un substrat ayant des dopants implantés, effectuant un procédé de silicidation sur le substrat par un procédé d'étuvage thermique, et activant les dopants par un procédé de recuit au laser.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)