WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007147826) SYSTÈME DE TRAITEMENT DE DISPOSITION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/147826    N° de la demande internationale :    PCT/EP2007/056091
Date de publication : 27.12.2007 Date de dépôt international : 19.06.2007
CIB :
G06F 17/50 (2006.01), G03F 1/14 (2006.01), G06F 17/10 (2006.01)
Déposants : SAGANTEC ISRAEL LTD [--/IL]; P.O. Box 117, 3 Hayozma Street, 39100 Tirat Carmel (IL) (Tous Sauf US).
ARKHIPOV, Alexandre Anatolievich [US/US]; (US) (US Seulement).
BELENKY, Yefim [US/US]; (US) (US Seulement).
BERKENS, Martinus Maria [NL/NL]; (NL) (US Seulement).
KARKLIN, Linard [US/US]; (US) (US Seulement).
LAY, Kuang-Hao [CN/US]; (US) (US Seulement).
STROLENBERG, Christinus Werner Hubertus [NL/NL]; (NL) (US Seulement).
WILLEKENS, Jeroen Pieter Frank [NL/NL]; (NL) (US Seulement)
Inventeurs : ARKHIPOV, Alexandre Anatolievich; (US).
BELENKY, Yefim; (US).
BERKENS, Martinus Maria; (NL).
KARKLIN, Linard; (US).
LAY, Kuang-Hao; (US).
STROLENBERG, Christinus Werner Hubertus; (NL).
WILLEKENS, Jeroen Pieter Frank; (NL)
Mandataire : DELTAPATENTS B.V.; Fellenoord 370, NL-5611 ZL Eindhoven (NL)
Données relatives à la priorité :
60/816,113 23.06.2006 US
60/833,141 25.07.2006 US
Titre (EN) LAYOUT PROCESSING SYSTEM
(FR) SYSTÈME DE TRAITEMENT DE DISPOSITION
Abrégé : front page image
(EN)A layout processing system for adapting an integrated circuit layout having integrated circuit objects constituting an integrated circuit, to obtain a process corrected layout which is a representation of the integrated circuit layout substantially corrected for local process variations in a manufacturing process The layout processing system comprises an equation adapter module for adapting a set of equations to obtain an adapted set of equations. Each equation in the set of equations comprises a mathematical representation of a design rule applied to groups of integrated circuit objects. The equation adapter module adapts of the set of equations those equations associated with a local process value The local process values represent local discrepancies between an object of a printable circuit layout that is manufacture able by the manufacturing process and a corresponding object of a printed image layout resulting from applying the manufacturing process to the printable circuit layout.
(FR)La présente invention concerne un système de traitement de disposition pour adapter une disposition de circuit intégré ayant des objets de circuit intégré constituant un circuit intégré, pour obtenir une disposition corrigée de traitement, une représentation de la disposition du circuit intégré étant sensiblement corrigée pour les variations de traitement local dans un procédé de fabrication. Le système de traitement de disposition comprend un module adaptateur d'équation pour adapter un ensemble d'équations afin d'obtenir un ensemble adapté d'équations. Chaque équation de l'ensemble d'équations comprend une représentation mathématique d'une règle de conception appliquée aux groupes d'objets de circuit intégré. Le module adaptateur d'équation adapte le jeu d'équations associées à une valeur de traitement local. Les valeurs de traitement local représentent les divergences locales entre un objet d'une disposition de circuit imprimable qui peut être fabriqué par le procédé de fabrication et un objet correspondant d'une disposition d'image imprimée naissant de l'application du procédé de fabrication sur la disposition du circuit imprimable.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)