WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007147099) ARCHITECTURE, PROCÉDÉ ET SYSTÈME DE TEST DE DISPOSITIF
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/147099    N° de la demande internationale :    PCT/US2007/071305
Date de publication : 21.12.2007 Date de dépôt international : 15.06.2007
CIB :
G01R 31/28 (2006.01)
Déposants : TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474. Mail Station 3999, Dallas, TX 75265-5474 (US) (Tous Sauf US).
WHETSEL, Lee, D. [US/US]; (US) (US Seulement)
Inventeurs : WHETSEL, Lee, D.; (US)
Mandataire : FRANZ, Warren, L.; Texas Instruments Incorporated, Deputy General Patent Counsel, P.O. Box 655474, MS 3999, Dallas, TX 75265-5474 (US)
Données relatives à la priorité :
60/804,962 16.06.2006 US
11/762,893 14.06.2007 US
Titre (EN) DEVICE TESTING ARCHITECTURE, AND METHOD, AND SYSTEM
(FR) ARCHITECTURE, PROCÉDÉ ET SYSTÈME DE TEST DE DISPOSITIF
Abrégé : front page image
(EN)A device test architecture (102) and interface is provided to enable efficient testing embedded cores (104) within devices. The test architecture interfaces to standard IEEE 1500 core test wrappers and provides high test data bandwidth to the wrappers from an external tester. The test architecture includes compare circuits that allow for comparison of test response data to be performed within the device. The test architecture further includes a memory for storing the results of the test response comparisons. The test architecture includes a programmable test controller to allow for various test control operations by simply inputting an instruction to the programmable test controller from the external tester. The test architecture includes a selector circuit for selecting a core for testing. Additional features and embodiments of the device test architectures are also disclosed.
(FR)La présente invention concerne une architecture (102), et une interface, de test de dispositif pour permettre de tester efficacement des noyaux intégrés (104) dans les dispositifs. L'architecture de test a une interface avec les wrappeurs de test de noyau de la norme IEEE 1500 et offre une largeur de bande de données de test élevée aux wrappeurs depuis un testeur externe. L'architecture de test inclut des circuits de comparaison qui permettent de comparer les données de réponse de test dans le dispositif. L'architecture de test inclut, en outre, une mémoire pour stocker les résultats des comparaisons de réponse de test. L'architecture de test inclut un dispositif de commande de test programmable pour permettre diverses opérations de commande de test en entrant simplement une instruction au dispositif de commande de test programmable depuis le testeur externe. L'architecture de test inclut un circuit de sélection pour sélectionner un noyau à tester. La présente invention concerne également d'autres caractéristiques et d'autres modes de réalisation des architectures de test de dispositif.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)