Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007146734 - STRUCTURE JFET À GÂCHETTE AUTO-ALIGNÉE ET PROCÉDÉ

Numéro de publication WO/2007/146734
Date de publication 21.12.2007
N° de la demande internationale PCT/US2007/070589
Date du dépôt international 07.06.2007
CIB
H01L 31/112 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
31Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement en énergie électrique, soit comme dispositifs de commande de l'énergie électrique par ledit rayonnement; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails
08dans lesquels le rayonnement commande le flux de courant à travers le dispositif, p.ex. photo-résistances
10caractérisés par au moins une barrière de potentiel ou une barrière de surface, p.ex. photo-transistors
101Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet
112caractérisés par un fonctionnement par effet de champ, p.ex. phototransistor à effet de champ à jonction
CPC
H01L 29/1066
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
10with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
1066Gate region of field-effect devices with PN junction gate
H01L 29/41775
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
40Electrodes ; ; Multistep manufacturing processes therefor
41characterised by their shape, relative sizes or dispositions
417carrying the current to be rectified, amplified or switched
41725Source or drain electrodes for field effect devices
41775characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
H01L 29/66901
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
66007Multistep manufacturing processes
66075of devices having semiconductor bodies comprising group 14 or group 13/15 materials
66227the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
66409Unipolar field-effect transistors
66893with a PN junction gate, i.e. JFET
66901with a PN homojunction gate
H01L 29/808
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
80with field effect produced by a PN or other rectifying junction gate ; , i.e. potential-jump barrier
808with a PN junction gate ; , e.g. PN homojunction gate
Déposants
  • DSM SOLUTIONS, INC. [US/US]; 130 Knowles Drive, Suite B Los Gatos, CA 95032, US (AllExceptUS)
  • KAPOOR, Ashok, Kumar [US/US]; US (UsOnly)
Inventeurs
  • KAPOOR, Ashok, Kumar; US
Mandataires
  • BHAVSAR, Samir, A.; Baker Botts LLP 2001 Ross Avenue Dallas, TX 75201, US
Données relatives à la priorité
11/450,11209.06.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SELF ALIGNED GATE JFET STRUCTURE AND METHOD
(FR) STRUCTURE JFET À GÂCHETTE AUTO-ALIGNÉE ET PROCÉDÉ
Abrégé
(EN)
A JFET integrated onto a substrate having a semiconductor layer at least and having source and drain contacts over an active area and made of first polysilicon (or other conductors such as refractive metal or suicide) and a self-aligned gate contact made of second polysilicon which has been polished back to be flush with a top surface of a dielectric layer covering the tops of the source and drain contacts. The dielectric layer preferably has a nitride cap to act as a polish stop. In some embodiments, nitride covers the entire dielctric layer covering the source and drain contacts as well as the field oxide region defining an active area for said JFET. An embodiment with an epitaxially grown channel region formed on the surface of the substrate is also disclosed.
(FR)
La présente invention concerne un JFET intégré sur un substrat comportant au moins une couche semi-conductrice et comportant des contacts de source et de drain sur une zone active et constituée d'un premier polysilicium (ou d'autres conducteurs comme un métal réfringent ou un siliciure) et un contact de gâchette auto-aligné constitué d'un second polysilicium qui a été poli jusqu'à être de niveau avec la surface supérieure d'une couche diélectrique recouvrant le haut des contacts de source et de drain. La couche diélectrique comporte de préférence une couverture de nitrure servant d'arrêt de polissage. Dans certains modes de réalisation, le nitrure recouvre entièrement la couche diélectrique recouvrant les contacts de source et de drain ainsi que la zone d'oxyde de champ définissant une zone active dudit JFET. L'invention concerne également un mode de réalisation avec une zone de canal réalisée par croissance épitaxique sur la surface du substrat.
Dernières données bibliographiques dont dispose le Bureau international