Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007146642 - STRUCTURE DE DEUX ANNEAUX DE GARDE DE SEMICONDUCTEUR

Numéro de publication WO/2007/146642
Date de publication 21.12.2007
N° de la demande internationale PCT/US2007/070327
Date du dépôt international 04.06.2007
CIB
H01L 23/62 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
58Dispositions électriques structurelles non prévues ailleurs pour dispositifs semi-conducteurs
62Protection contre l'excès de courant ou la surcharge, p.ex. fusibles, shunts
CPC
H01L 23/585
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
58Structural electrical arrangements for semiconductor devices not otherwise provided for ; , e.g. in combination with batteries
585comprising conductive layers or plates or strips or rods or rings
H01L 23/60
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
58Structural electrical arrangements for semiconductor devices not otherwise provided for ; , e.g. in combination with batteries
60Protection against electrostatic charges or discharges, e.g. Faraday shields
H01L 27/0251
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
0203Particular design considerations for integrated circuits
0248for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
0251for MOS devices
H01L 2924/0002
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
0001Technical content checked by a classifier
0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
H01L 2924/3011
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
30Technical effects
301Electrical effects
3011Impedance
Déposants
  • TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474 Mail Station 3999 Dallas, TX 75265-5474, US (AllExceptUS)
  • BOSELLI, Gianluca [IT/US]; US (UsOnly)
  • DUVVURY, Charvaka [US/US]; US (UsOnly)
Inventeurs
  • BOSELLI, Gianluca; US
  • DUVVURY, Charvaka; US
Mandataires
  • FRANZ, Warren L. ; Texas Instruments Incorporated Deputy General Patent Counsel P.O. Box 655474, Ms 3999 Dallas, TX 75265-5474, US
Données relatives à la priorité
11/447,35906.06.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SEMICONDUCTOR DUAL GUARD RING ARRANGEMENT
(FR) STRUCTURE DE DEUX ANNEAUX DE GARDE DE SEMICONDUCTEUR
Abrégé
(EN)
A semiconductor dual guard ring arrangement (100) is provided which is useful during electrostatic discharge (ESD) events as well as during normal operating conditions In particular, an inner guard that is located closer to an active area (104) provides desirable performance during normal operating conditions, while an outer guard ring located further from the active area provides desirable performance during an ESD event
(FR)
La présente invention concerne une structure (100) de semiconducteur constituée de deux anneaux de garde utile lors d'évènements de décharges électrostatiques (ESD) ainsi que dans les conditions de fonctionnement normales. L'invention concerne en particulier un anneau de garde interne situé plus près d'une zone active (104) et qui fournit une performance souhaitable lors de conditions de fonctionnement normales, tandis qu'un anneau de garde externe situé plus loin de la zone active permet une performance souhaitable lors d'un évènement ESD.
Dernières données bibliographiques dont dispose le Bureau international