Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007145883 - DISPOSITIF MÉMOIRE HYBRIDE AVEC INTERFACE UNIQUE

Numéro de publication WO/2007/145883
Date de publication 21.12.2007
N° de la demande internationale PCT/US2007/013127
Date du dépôt international 01.06.2007
CIB
H01L 27/115 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
112Structures de mémoires mortes
115Mémoires mortes programmables électriquement; Procédés de fabrication à étapes multiples de ces dispositifs
CPC
G06F 12/06
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
G06F 12/0638
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
0638Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
G06F 2212/2022
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2212Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
20Employing a main memory using a specific memory technology
202Non-volatile memory
2022Flash memory
G06F 2212/205
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2212Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
20Employing a main memory using a specific memory technology
205Hybrid memory, e.g. using both volatile and non-volatile memory
G11C 11/005
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
005comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
G11C 2207/104
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2207Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
10Aspects relating to interfaces of memory device to external buses
104Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
Déposants
  • MICROSOFT CORPORATION [US/US]; One Microsoft Way Redmond, Washington 98052-6399, US (AllExceptUS)
Inventeurs
  • PANABAKER, Ruston; US
  • CREASY, Jack; US
Données relatives à la priorité
11/449,43507.06.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) HYBRID MEMORY DEVICE WITH SINGLE INTERFACE
(FR) DISPOSITIF MÉMOIRE HYBRIDE AVEC INTERFACE UNIQUE
Abrégé
(EN)
Described is a technology by which a memory controller is a component of a hybrid memory device having different types of memory therein (e.g., SDRAM and flash memory), in which the controller operates such that the memory device has only a single memory interface with respect to voltage and access protocols defined for one type of memory. For example, the controller allows a memory device with a standard SDRAM interface to provide access to both SDRAM and non-volatile memory with the non-volatile memory overlaid in one or more designated blocks of the volatile memory address space (or vice-versa). A command protocol maps memory pages to the volatile memory interface address space, for example, permitting a single pin compatible multi-chip package to replace an existing volatile memory device in any computing device that wants to provide non-volatile storage, while only requiring software changes to the device to access the flash.
(FR)
L'invention concerne une technologie par laquelle un dispositif de commande de mémoire est un composant d'un dispositif mémoire hybride ayant différents types de mémoire dans celui-ci (par exemple, SDRAM et mémoire flash), dans lequel le dispositif de commande fonctionne de manière telle que le dispositif mémoire n'a qu'une interface mémoire unique par rapport aux protocoles de tension et d'accès définis pour un type de mémoire. Par exemple, le dispositif de commande permet à un dispositif mémoire comportant une interface SDRAM standard de fournir un accès à la fois à la SDRAM et à la mémoire non-volatile dont la mémoire non-volatile est répartie dans un ou plusieurs blocs désignés de l'espace d'adressage mémoire volatile (ou réciproquement). Un protocole de commande mappe les pages mémoire à l'espace d'adressage d'interface de mémoire volatile, par exemple, permettant à un boîtier à plusieurs puces compatible à une seule broche de remplacer un dispositif mémoire volatile existant dans tout dispositif informatique que l'on veut doter d'une unité de stockage non-volatile et ne nécessite que des changements logiciels au dispositif pour accéder à la mémoire flash.
Dernières données bibliographiques dont dispose le Bureau international