WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007145695) CIRCUITS CMOS À FAIBLE RÉSISTANCE DE CONTACT ET LEUR PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/145695    N° de la demande internationale :    PCT/US2007/007549
Date de publication : 21.12.2007 Date de dépôt international : 29.03.2007
Demande présentée en vertu du Chapitre 2 :    09.04.2008    
CIB :
H01L 21/8238 (2006.01), H01L 27/092 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC [US/US]; One Amd Place, Mail Stop 68, P.o. Box 3453, Sunnyvale, CA 94088-3453 (US) (Tous Sauf US).
BESSER, Paul, R. [US/US]; (US) (US Seulement)
Inventeurs : BESSER, Paul, R.; (US)
Mandataire : DRAKE, Paul, S.; Advanced Micro Devices, Inc, 5204 East Ben White Boulevard, Mail Stop 562, Austin, TX 78741 (US)
Données relatives à la priorité :
11/424,373 15.06.2006 US
Titre (EN) LOW CONTACT RESISTANCE CMOS CIRCUITS AND METHODS FOR THEIR FABRICATION
(FR) CIRCUITS CMOS À FAIBLE RÉSISTANCE DE CONTACT ET LEUR PROCÉDÉ DE FABRICATION
Abrégé : front page image
(EN)A low contact resistance CMOS integrated circuit [50] and method for its fabrication are provided. The CMOS integrated circuit [50] comprises a first transition metal [102] electrically coupled to the N-type circuit regions [72, 74] and a second transition metal [98] different than the first transition metal electrically coupled to the P-type circuit regions [76, 78]. A conductive barrier layer [104] overlies each of the first transition metal and the second transition metal and a plug metal [110] overlies the conductive barrier layer.
(FR)La présente invention concerne un circuit intégré CMOS [50] à faible résistance de contact et son procédé de fabrication. Le circuit intégré CMOS [50] comprend un premier métal de transition [102] couplé électriquement aux zones de circuit de type N [72, 74] et un second métal de transition [98] différent du premier métal de transition électriquement couplé aux zones de circuit de type P [76, 78]. Une couche écran conductrice [104] recouvre chacun des premier et second métaux de transition et un métal de branchement [110] recouvre la couche écran conductrice.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)