Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2007144971 - DISPOSITIF D'ANALYSE D'UN DÉFAUT DE SEMI-CONDUCTEUR, PROCÉDÉ ET PROGRAMME D'ANALYSE DE DÉFAUT

Numéro de publication WO/2007/144971
Date de publication 21.12.2007
N° de la demande internationale PCT/JP2006/321067
Date du dépôt international 23.10.2006
CIB
G01R 31/311 2006.01
GPHYSIQUE
01MÉTROLOGIE; TESTS
RMESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31Dispositions pour tester les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour tests électriques caractérisées par ce qui est testé, non prévues ailleurs
28Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
302Test sans contact
308utilisant des rayonnements électromagnétiques non ionisants, p.ex. des rayonnements optiques
311de circuits intégrés
G01N 21/956 2006.01
GPHYSIQUE
01MÉTROLOGIE; TESTS
NRECHERCHE OU ANALYSE DES MATÉRIAUX PAR DÉTERMINATION DE LEURS PROPRIÉTÉS CHIMIQUES OU PHYSIQUES
21Recherche ou analyse des matériaux par l'utilisation de moyens optiques, c. à d. en utilisant des rayons infrarouges, visibles ou ultraviolets
84Systèmes spécialement adaptés à des applications particulières
88Recherche de la présence de criques, de défauts ou de souillures
95caractérisée par le matériau ou la forme de l'objet à analyser
956Inspection de motifs sur la surface d'objets
CPC
G01N 21/95607
GPHYSICS
01MEASURING; TESTING
NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
21Investigating or analysing materials by the use of optical means, i.e. using infra-red, visible or ultra-violet light
84Systems specially adapted for particular applications
88Investigating the presence of flaws or contamination
95characterised by the material or shape of the object to be examined
956Inspecting patterns on the surface of objects
95607using a comparative method
G01R 31/2894
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
2851Testing of integrated circuits [IC]
2894Aspects of quality control [QC]
G01R 31/311
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
302Contactless testing
308using non-ionising electromagnetic radiation, e.g. optical radiation
311of integrated circuits
Déposants
  • 浜松ホトニクス株式会社 HAMAMATSU PHOTONICS K.K. [JP/JP]; 〒4358558 静岡県浜松市市野町1126番地の1 Shizuoka 1126-1, Ichino-cho, Hamamatsu-shi, Shizuoka 4358558, JP (AllExceptUS)
  • 真島 敏幸 MAJIMA, Toshiyuki [JP/JP]; JP (UsOnly)
  • 嶋瀬 朗 SHIMASE, Akira [JP/JP]; JP (UsOnly)
  • 寺田 浩敏 TERADA, Hirotoshi [JP/JP]; JP (UsOnly)
  • 堀田 和宏 HOTTA, Kazuhiro [JP/JP]; JP (UsOnly)
Inventeurs
  • 真島 敏幸 MAJIMA, Toshiyuki; JP
  • 嶋瀬 朗 SHIMASE, Akira; JP
  • 寺田 浩敏 TERADA, Hirotoshi; JP
  • 堀田 和宏 HOTTA, Kazuhiro; JP
Mandataires
  • 長谷川 芳樹 HASEGAWA, Yoshiki; 〒1040061 東京都中央区銀座一丁目10番6号銀座ファーストビル 創英国際特許法律事務所 Tokyo SOEI PATENT AND LAW FIRM, Ginza First Bldg., 10-6 Ginza 1-chome, Chuo-ku, Tokyo 1040061, JP
Données relatives à la priorité
2006-16518514.06.2006JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) SEMICONDUCTOR DEFECT ANALYSIS DEVICE, DEFECT ANALYSIS METHOD, AND DEFECT ANALYSIS PROGRAM
(FR) DISPOSITIF D'ANALYSE D'UN DÉFAUT DE SEMI-CONDUCTEUR, PROCÉDÉ ET PROGRAMME D'ANALYSE DE DÉFAUT
(JA) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
Abrégé
(EN)
A defect analysis device (10) includes an inspection information acquisition unit (11) for acquiring a defect observation image (P2) of a semiconductor device; a layout information acquisition unit (12) for acquiring layout information; and a defect analysis unit (13) for analyzing a defect. The defect analysis unit (13) extracts a net candidate which passes through at least one of analysis regions set from the defect observation image among a plurality of semiconductor device nets and the number of passing the analysis region by the net candidate and selects a net candidate having the largest number of times of passing as a first defective net. The defect analysis unit (13) pays attention on an analysis region where the first defective net has not passed so as to select a second defective net. This realizes a semiconductor defect analysis device, a defect analysis method, and a defect analysis program capable of surely and effectively performing analysis of a semiconductor device defect by using a defect observation image.
(FR)
La présente invention concerne un dispositif d'analyse de défaut (10) qui comprend une unité d'acquisition d'informations d'inspection (11) pour acquérir une image d'observation de défaut (P2) d'un dispositif à semi-conducteur, une unité d'acquisition d'informations de disposition (12) pour acquérir des informations de disposition et une unité d'analyse de défaut (13) pour analyser un défaut. L'unité d'analyse du défaut (13) extrait un candidat de réseau qui passe par au moins une région d'analyse établie à partir de l'image d'observation du défaut parmi une pluralité de réseaux de dispositifs à semi-conducteurs et le nombre de passages de la région d'analyse par le candidat de réseau et sélectionne un candidat de réseau ayant le plus grand nombre de passages comme premier réseau défectueux. L'unité d'analyse du défaut (13) porte son attention sur une région d'analyse où le premier réseau défectueux n'a pas été passé, de manière à sélectionner un second réseau défectueux. Ceci réalise un dispositif d'analyse de défaut de semi-conducteur, un procédé d'analyse de défaut et un programme d'analyse de défaut capable de réaliser de manière sûre et efficace l'analyse d'un défaut d'un dispositif à semi-conducteurs en utilisant une image d'observation de défaut.
(JA)
 半導体デバイスの不良観察画像P2を取得する検査情報取得部11と、レイアウト情報を取得するレイアウト情報取得部12と、不良解析を行う不良解析部13とによって不良解析装置10を構成する。不良解析部13は、半導体デバイスの複数のネットのうちで不良観察画像から設定された複数の解析領域の少なくとも1つを通過する候補ネット、及びその候補ネットの解析領域の通過回数を抽出し、通過回数が最も多い候補ネットを第1の不良ネットとして選択するとともに、第1の不良ネットが通過しない解析領域に着目して第2の不良ネットの選択を行う。これにより、不良観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能な半導体不良解析装置、不良解析方法、及び不良解析プログラムが実現される。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international