Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007143036 - PROCÉDÉ ET APPAREIL POUR SYNCHRONISER DES PROCESSEURS DANS UNE ÉMULATION DE MATÉRIEL

Numéro de publication WO/2007/143036
Date de publication 13.12.2007
N° de la demande internationale PCT/US2007/012846
Date du dépôt international 30.05.2007
CIB
G06F 9/455 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
44Dispositions pour exécuter des programmes spécifiques
455Émulation; Interprétation; Simulation de logiciel, p.ex. virtualisation ou émulation des moteurs d’exécution d’applications ou de systèmes d’exploitation
CPC
G06F 11/261
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
26Functional testing
261by simulating additional hardware, e.g. fault simulation
G06F 30/331
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
32Circuit design at the digital level
33Design verification, e.g. functional simulation or model checking
3308using simulation
331with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
Déposants
  • CADENCE DESIGN SYSTEMS, INC. [US/US]; 2655 Seely Avenue San Jose, California 95134, US (AllExceptUS)
  • BERSHTEYN, Mikhail [US/US]; US (UsOnly)
  • BERGHORN, Charles [US/US]; US (UsOnly)
  • POPLACK, Mitchell G. [CA/US]; US (UsOnly)
Inventeurs
  • BERSHTEYN, Mikhail; US
  • BERGHORN, Charles; US
  • POPLACK, Mitchell G.; US
Mandataires
  • TABOADA, Alan; 1040 Broad Street 2nd Floor Shrewsbury, New Jersey 07702, US
Données relatives à la priorité
11/444,03231.05.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) METHOD AND APPARATUS FOR SYNCHRONIZING PROCESSORS IN A HARDWARE EMULATION SYSTEM
(FR) PROCÉDÉ ET APPAREIL POUR SYNCHRONISER DES PROCESSEURS DANS UNE ÉMULATION DE MATÉRIEL
Abrégé
(EN)
A method, apparatus and method for compiling a hardware design for performing hardware emulation using synchronized processors is described. The apparatus comprises a plurality of processors defining a processor group for evaluating data regarding a hardware design and a synchronizer for synchronizing the operation of the processor group while emulating at least a portion of the hardware design. The method comprises providing a synchronization signal to a plurality of processors defining a processor group for evaluating data regarding a hardware design, receiving a ready signal from the processor group, and providing an execution signal to the processor group, where the execution signal causes the processor group to evaluate a submodel. The method for compiling the hardware design comprises converting at least one high-level construct into a sequence of operations and identifying a sequence of operations that comprise at least one conditional submodel.
(FR)
L'invention concerne un procédé, un appareil et un procédé pour élaborer une conception de matériel pour réaliser une émulation de matériel utilisant des processeurs synchronisés. L'appareil comprend une pluralité de processeurs définissant un groupe de processeurs pour évaluer des données concernant une conception de matériel et un synchroniseur pour synchroniser le fonctionnement du groupe de processeurs tout en émulant au moins une partie de la conception de matériel. Le procédé comprend la production d'un signal de synchronisation pour une pluralité de processeurs définissant un groupe de processeurs pour évaluer des données concernant une conception de matériel, la réception d'un signal prêt provenant du groupe de processeurs, et la production d'un signal d'exécution pour le groupe de processeurs, où le signal d'exécution amène le groupe de processeurs à évaluer un sous-modèle. Le procédé pour élaborer la conception de matériel comprend la conversion d'au moins une construction de haut niveau en une séquence de fonctionnements et l'identification d'une séquence de fonctionnements qui comprend au moins un sous-modèle conditionnel.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international