WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007142894) APPAREIL ET PROCÉDÉ DE RÉALISATION D'UN MOSFET AVEC UN DIÉLECTRIQUE DE GÂCHETTE DÉPOSÉ EN COUCHE ATOMIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/142894    N° de la demande internationale :    PCT/US2007/012534
Date de publication : 13.12.2007 Date de dépôt international : 25.05.2007
CIB :
H01L 21/335 (2006.01), H01L 21/8232 (2006.01)
Déposants : PURDUE RESEARCH FOUNDATION [US/US]; 3000 Kent Avenue, West Lafayette, IN 47906 (US) (Tous Sauf US).
YE, Peide [CN/US]; (US) (US Seulement).
XUAN, Yi [CN/US]; (US) (US Seulement).
LIN, Han, Chung [--/US]; (US) (US Seulement)
Inventeurs : YE, Peide; (US).
XUAN, Yi; (US).
LIN, Han, Chung; (US)
Mandataire : ADDISON, Bradford, G.; Barnes & Thornburg Llp, 11 South Meridian Street, Indianapolis, IN 46204 (US)
Données relatives à la priorité :
60/809,195 30.05.2006 US
Titre (EN) APPARATUS AND METHOD OF FORMING A MOSFET WITH ATOMIC LAYER DEPOSITED GATE DIELECTRIC
(FR) APPAREIL ET PROCÉDÉ DE RÉALISATION D'UN MOSFET AVEC UN DIÉLECTRIQUE DE GÂCHETTE DÉPOSÉ EN COUCHE ATOMIQUE
Abrégé : front page image
(EN)A method for forming a metal oxide semiconductor field-effect transistor (MOSFET) (100) includes forming a III- V compound semiconductor on a substrate (106) with the IH-V compound semiconductor being doped with a first dopant type. The method further includes doping a first and second region of the III- V compound semiconductor with a second dopant type to form a drain (110) and a source (108) of the MOSFET (100). The method further includes forming a gate dielectric (103) on the HI-V compound semiconductor through atomic layer deposition. The method further includes applying a metal onto the dielectric (103) to form a gate (118) of the MOSFET. A MOSFET (100) is also disclosed herein.
(FR)Le procédé selon l'invention de réalisation d'un transistor à effet de champ semi-conducteur métal-oxyde (MOSFET) (100) consiste à réaliser un semi-conducteur composé des groupes III-V sur un substrat (106), le semi-conducteur composé des groupes IH-V étant dopé avec un premier type de dopant. Le procédé consiste en outre à doper une première et une seconde zone du semi-conducteur composé des groupes III-V avec un second type de dopant pour constituer un drain (110) et une source (108) du MOSFET (100). Le procédé consiste en outre à appliquer un diélectrique de gâchette (103) sur le semi-conducteur composé des groupes HI-V par dépôt de couche atomique. Le procédé consiste en outre à appliquer un métal sur le diélectrique (103) pour constituer une gâchette (118) du MOSFET. La présente invention concerne aussi un MOSFET.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)