Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2007142201 - PROCÉDÉ ET DISPOSITIF DE VÉRIFICATION D'INFORMATIONS DE TRAJET À CYCLES MULTIPLES

Numéro de publication WO/2007/142201
Date de publication 13.12.2007
N° de la demande internationale PCT/JP2007/061308
Date du dépôt international 04.06.2007
CIB
G06F 17/50 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17Équipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
50Conception assistée par ordinateur
CPC
G06F 30/3323
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
32Circuit design at the digital level
33Design verification, e.g. functional simulation or model checking
3323using formal methods, e.g. equivalence checking or property checking
Déposants
  • パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 5718501 大阪府門真市大字門真1006番地 Osaka 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
  • 後藤 新一 GOTOH, Shinichi; null (UsOnly)
Inventeurs
  • 後藤 新一 GOTOH, Shinichi; null
Mandataires
  • 前田 弘 MAEDA, Hiroshi; 〒5410053 大阪府大阪市中央区本町2丁目5番7号 大阪丸紅ビル Osaka Osaka-Marubeni Bldg. 5-7, Hommachi 2-chome Chuo-ku, Osaka-shi Osaka 5410053, JP
Données relatives à la priorité
2006-15637005.06.2006JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) MULTI-CYCLE PATH INFORMATION VERIFICATION METHOD AND MULTI-CYCLE PATH INFORMATION VERIFICATION DEVICE
(FR) PROCÉDÉ ET DISPOSITIF DE VÉRIFICATION D'INFORMATIONS DE TRAJET À CYCLES MULTIPLES
(JA) マルチサイクルパス情報の検証方法、およびマルチサイクルパス情報の検証装置
Abrégé
(EN)
For example, multi-cycle path information is extracted from a logic synthesis restriction (S101) and a multi-cycle path verification property indicating a verification content is generated (S102). After this, according to a network list of a gate level generated separately by the logic synthesis based on an RTL circuit description by using a logic synthesis tool, a formal verification is performed and the multi-cycle path verification property is reference and executed so as to verify the multi-cycle path (S103). This can surely and easily verify the validity of the multi-cycle path inforamtmion.
(FR)
Selon l'invention, par exemple, des informations de trajet à cycles multiples sont extraites d'une restriction de synthèse logique (S101) et une propriété de vérification de trajet à cycles multiples indiquant un contenu de vérification est générée (S102). Après ceci, conformément à une liste de réseau d'un niveau de portes généré séparément par la synthèse logique fondée sur une description de circuits à logique RTL en utilisant un outil de synthèse logique, une vérification formelle est effectuée et la propriété de vérification de trajet à cycles multiples fait l'objet d'une référence et est exécutée de façon à vérifier le trajet à cycles multiples (S103). Ceci peut vérifier de manière sûre et facile la validité des informations sur le trajet à cycles multiples.
(JA)
 例えば、論理合成制約からマルチサイクルパス情報の抽出が行われ(S101)、検証内容を示すマルチサイクルパス検証用プロパティが生成された後(S102)、別途論理合成ツールによりRTL回路記述に基づく論理合成によって生成されたゲートレベルのネットリストに基づいて、フォーマル検証が行われるとともに、マルチサイクルパス検証用プロパティが参照され実行されることによって、マルチサイクルパスの検証が行われる(S103)。これにより、マルチサイクルパス情報の正当性をより確実かつ容易に検証できる。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international