Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007141836 - PROCÉDÉ POUR FABRIQUER UNE ENTRÉE POUR UNE ÉTIQUETTE À CI

Numéro de publication WO/2007/141836
Date de publication 13.12.2007
N° de la demande internationale PCT/JP2006/311132
Date du dépôt international 02.06.2006
CIB
G06K 19/07 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
KRECONNAISSANCE DES DONNÉES; PRÉSENTATION DES DONNÉES; SUPPORTS D'ENREGISTREMENT; MANIPULATION DES SUPPORTS D'ENREGISTREMENT
19Supports d'enregistrement pour utilisation avec des machines et avec au moins une partie prévue pour supporter des marques numériques
06caractérisés par le genre de marque numérique, p.ex. forme, nature, code
067Supports d'enregistrement avec des marques conductrices, des circuits imprimés ou des éléments de circuit à semi-conducteurs, p.ex. cartes d'identité ou cartes de crédit
07avec des puces à circuit intégré
G06K 19/077 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
KRECONNAISSANCE DES DONNÉES; PRÉSENTATION DES DONNÉES; SUPPORTS D'ENREGISTREMENT; MANIPULATION DES SUPPORTS D'ENREGISTREMENT
19Supports d'enregistrement pour utilisation avec des machines et avec au moins une partie prévue pour supporter des marques numériques
06caractérisés par le genre de marque numérique, p.ex. forme, nature, code
067Supports d'enregistrement avec des marques conductrices, des circuits imprimés ou des éléments de circuit à semi-conducteurs, p.ex. cartes d'identité ou cartes de crédit
07avec des puces à circuit intégré
077Détails de structure, p.ex. montage de circuits dans le support
H01L 21/56 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56Capsulations, p.ex. couches de capsulation, revêtements
H01L 21/683 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
67Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
683pour le maintien ou la préhension
CPC
H01L 21/56
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, ; e.g. sealing of a cap to a base of a container
56Encapsulations, e.g. encapsulation layers, coatings
H01L 21/6836
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; ; Apparatus not specifically provided for elsewhere
683for supporting or gripping
6835using temporarily an auxiliary support
6836Wafer tapes, e.g. grinding or dicing support tapes
H01L 2221/68327
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2221Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
683for supporting or gripping
68304using temporarily an auxiliary support
68327used during dicing or grinding
H01L 2924/0002
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
0001Technical content checked by a classifier
0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
H01L 2924/19041
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
1901Structure
1904Component type
19041being a capacitor
H01L 2924/30105
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
30Technical effects
301Electrical effects
30105Capacitance
Déposants
  • 株式会社日立製作所 HITACHI, LTD. [JP/JP]; 〒1008280 東京都千代田区丸の内一丁目6番6号 Tokyo 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP (AllExceptUS)
  • 宇佐美 光雄 USAMI, Mitsuo [JP/JP]; JP (UsOnly)
Inventeurs
  • 宇佐美 光雄 USAMI, Mitsuo; JP
Mandataires
  • 筒井 大和 TSUTSUI, Yamato; 〒1020076 東京都千代田区五番町14番地 国際中正会館 6階 筒井国際特許事務所 Tokyo Tsutsui & Associates, 6th Floor, Kokusai Chusei Kaikan, 14, Gobancho, Chiyoda-ku, Tokyo 102-0076, JP
Données relatives à la priorité
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) METHOD FOR MANUFACTURING INLET FOR IC TAG
(FR) PROCÉDÉ POUR FABRIQUER UNE ENTRÉE POUR UNE ÉTIQUETTE À CI
(JA) ICタグ用インレットの製造方法
Abrégé
(EN)
An inlet (100) for an IC tag is composed of an upper antenna (102) and a lower antenna (103) for sandwiching a semiconductor chip (101) having an upper electrode (132) and a lower electrode (133) from both the upper and lower sides, and a supporting resin (104) for covering the semiconductor chip (101). The semiconductor chip (101) is a super small chip having outer dimensions of 0.15 square mm or less and a thickness of 10μm or less. In the manufacturing process of the inlet (100), prior to sandwiching the semiconductor chip (101) between the upper antenna (102) and the lower antenna (103), the entire surface of the semiconductor chip (101) is coated with the supporting resin (104) and an effective volume is increased so as to facilitate handling of the semiconductor chip (101).
(FR)
La présente invention concerne une entrée (100) pour une étiquette à CI composée d'une antenne supérieure (102) et d'une antenne inférieure (103) pour enserrer une puce à semi-conducteurs (101) ayant une électrode supérieure (132) et une électrode inférieure (133) des côtés supérieur et inférieur, ainsi qu'une résine de soutien (104) pour couvrir la puce à semi-conducteurs (101). La puce à semi-conducteurs (101) est une puce extrêmement petite ayant des dimensions extérieures de 0,15 mm² ou moins et une épaisseur de 10 &mgr;m ou moins. Dans le procédé de fabrication de l'entrée (100), avant d'enserrer la puce à semi-conducteurs (101) entre l'antenne supérieure (102) et l'antenne inférieure (103), toute la surface de la puce à semi-conducteurs (101) est recouverte de la résine de soutien (104) et un volume efficace est augmenté de manière à faciliter la gestion de la puce à semi-conducteurs (101).
(JA)
 ICタグ用インレット(100)は、上部電極(132)および下部電極(133)を備えた半導体チップ(101)を上下両面から挟む上側アンテナ(102)および下側アンテナ(103)と、半導体チップ(101)を被覆する支持樹脂(104)とで構成される。半導体チップ(101)は、外形寸法が0.15mm角以下、厚さが10μm以下の超小型チップである。ICタグ用インレット(100)の製造工程では、半導体チップ(101)のハンドリングを容易にするために、半導体チップ(101)を上側アンテナ(102)と下側アンテナ(103)との間に挟み込む工程に先立って、半導体チップ(101)の全面を支持樹脂(104)で被覆し、実効的な体積を大きくしておく。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international