Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007141783 - commande de mémoire cache dans un dispositif de mémoire non volatile

Numéro de publication WO/2007/141783
Date de publication 13.12.2007
N° de la demande internationale PCT/IL2007/000681
Date du dépôt international 05.06.2007
CIB
G11C 11/56 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
11Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
56utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p.ex. de tension, de courant, de phase, de fréquence
G06F 12/02 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
G06F 12/08 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
CPC
G06F 12/0246
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
0223User address space allocation, e.g. contiguous or non contiguous base addressing
023Free address space management
0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
0246in block erasable memory, e.g. flash memory
G06F 12/0804
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0804with main memory updating
G06F 12/0893
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0893Caches characterised by their organisation or structure
G11C 11/5628
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
5621using charge storage in a floating gate
5628Programming or writing circuits; Data input circuits
G11C 2211/5641
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2211Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
564Miscellaneous aspects
5641Multilevel memory having cells with different number of storage levels
G11C 2211/5643
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2211Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
564Miscellaneous aspects
5643Multilevel memory comprising cache storage devices
Déposants
  • SANDISK IL LTD [IL/IL]; Central Park 2000 7 Atir Yeda Street 44425 Kfar Saba, IL (AllExceptUS)
  • LASSER, Menahem [IL/IL]; IL (UsOnly)
Inventeurs
  • LASSER, Menahem; IL
Mandataires
  • FRIEDMAN, Mark; 7 Jabotinsky Street 52520 Ramat Gan, IL
Données relatives à la priorité
11/651,49410.01.2007US
60/803,98306.06.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) CACHE CONTROL IN A NON-VOLATILE MEMORY DEVICE
(FR) commande de mémoire cache dans un dispositif de mémoire non volatile
Abrégé
(EN)
A flash memory device includes a storage area having a main memory portion and a cache memory portion storing at least one bit per cell less than the main memory portion; and a controller that manages data transfer between the cache memory portion and the main memory portion according to at least one caching command received from a host. The management of data transfer, by the controller, includes transferring new data from the host to the cache memory portion, copying the data from the cache memory portion to the main memory portion and controlling (enabling/disabling) the scheduling of cache cleaning operations.
(FR)
L'invention concerne un dispositif de mémoire flash comprenant une zone de stockage ayant une partie de mémoire principale et une partie de mémoire cache stockant au moins un bit par cellule de moins que la partie de mémoire principale ; et un dispositif de commande qui gère le transfert de données entre la partie de mémoire cache et la partie de mémoire principale selon au moins une commande de mise en mémoire cache reçue d'un hôte. La gestion du transfert de données, par le dispositif de commande, comprend le transfert de nouvelles données de l'hôte à la partie de mémoire cache, la copie des données de la partie de mémoire cache à la partie de mémoire principale et la commande (activation/inactivation) de la programmation des opérations de nettoyage de mémoire cache.
Dernières données bibliographiques dont dispose le Bureau international