Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2007139071 - CIRCUIT DE RÉCEPTION

Numéro de publication WO/2007/139071
Date de publication 06.12.2007
N° de la demande internationale PCT/JP2007/060835
Date du dépôt international 28.05.2007
CIB
H04L 25/03 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
25Systèmes à bande de base
02Détails
03Réseaux de mise en forme pour émetteur ou récepteur, p.ex. réseaux de mise en forme adaptatifs
H03K 5/08 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
5Manipulation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
01Mise en forme d'impulsions
08par limitation, par application d'un seuil, par découpage, c. à d. par application combinée d'une limitation et d'un seuil
H04L 25/49 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
25Systèmes à bande de base
38Systèmes synchrones ou marche-arrêt, p.ex. pour code Baudot
40Circuits d'émission; Circuits de réception
49à conversion de code au transmetteur; à pré-distorsion; à insertion d'intervalles morts pour obtenir un spectre de fréquence désiré; à au moins trois niveaux d'amplitude
CPC
H03K 5/2418
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
24the characteristic being amplitude
2409using bipolar transistors
2418with at least one differential stage
H04L 25/0266
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
02Details
0264Arrangements for coupling to transmission lines
0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
H04L 25/0272
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
02Details
0264Arrangements for coupling to transmission lines
0272Arrangements for coupling to multiple lines, e.g. for differential transmission
H04L 25/0292
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
02Details
0264Arrangements for coupling to transmission lines
0292Arrangements specific to the receiver end
H04L 25/063
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
02Details
06Dc level restoring means; Bias distortion correction ; decision circuits providing symbol by symbol detection
061providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
063Setting decision thresholds using feedback techniques only
H04L 25/4925
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
38Synchronous or start-stop systems, e.g. for Baudot code
40Transmitting circuits; Receiving circuits
49using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; ; Baseband coding techniques specific to data transmission systems
4917using multilevel codes
4923using ternary codes
4925using balanced bipolar ternary codes
Déposants
  • ダイキン工業株式会社 DAIKIN INDUSTRIES, LTD. [JP/JP]; 〒5308323 大阪府大阪市北区中崎西2丁目4番12号梅田センタービル Osaka Umeda Center Building 4-12, Nakazaki-Nishi 2-Chome Kita-ku, Osaka-shi Osaka 5308323, JP (AllExceptUS)
  • 岡野 貴史 OKANO, Takashi [JP/JP]; JP (UsOnly)
Inventeurs
  • 岡野 貴史 OKANO, Takashi; JP
Mandataires
  • 小野 由己男 ONO, Yukio; 〒5300054 大阪府大阪市北区南森町1丁目4番19号 サウスホレストビル 新樹グローバル・アイピー特許業務法人 Osaka SHINJYU GLOBAL IP South Forest Bldg. 1-4-19, Minamimori-machi Kita-ku, Osaka-shi Osaka 5300054, JP
Données relatives à la priorité
2006-14821929.05.2006JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) RECEPTION CIRCUIT
(FR) CIRCUIT DE RÉCEPTION
(JA) 受信回路
Abrégé
(EN)
Provided is a reception circuit capable of suppressing generation of a communication error. The reception circuit (10) includes a plus side level judgment circuit (31), a minus side level judgment circuit (32), and a gate circuit (U3). The reception circuit (10) inputs an AMI signal and converts it into a digital output signal for output. The plus side level judgment circuit (31) judges whether the input signal voltage is greater than a positive threshold value. The positive threshold value has hysteresis characteristic by a positive feedback (41). The minus side level judgment circuit (32) judges whether the input signal voltage is greater than a negative threshold value. The negative threshold value has hysteresis characteristic by a positive feedback (42). The gate circuit (U3) logically combines the outputs of the plus side level judgment circuit (31) and the minus side level judgment circuit (32) so as to generate an output signal.
(FR)
La présente invention concerne un circuit de réception capable de supprimer la génération d'une erreur de communication. Le circuit de réception (10) comprend un circuit d'évaluation de niveau du côté positif (31), un circuit d'évaluation de niveau du côté négatif (32) et un circuit porte (U3). Le circuit de réception (10) prend en entrée un signal AMI et le convertit en un signal de sortie numérique. Le circuit d'évaluation de niveau du côté positif (31) évalue si la tension du signal d'entrée est supérieure à une valeur seuil positive. La valeur seuil positive présente une hystérésis caractérisée par un feedback positif (41). Le circuit d'évaluation de niveau du côté négatif (32) évalue si la tension du signal d'entrée est supérieure à une valeur seuil négative. La valeur seuil négative présente une hystérésis caractérisée par un feedback positif (42). Le circuit porte (U3) combine logiquement les sorties du circuit d'évaluation de niveau du côté positif (31) et du circuit d'évaluation de niveau du côté négatif (32) de manière à générer un signal de sortie.
(JA)
 通信異常の発生頻度が抑えられる受信回路を提供する。受信回路(10)は、プラス側レベル判定回路(31)と、マイナス側レベル判定回路(32)と、ゲート回路(U3)とを備え、AMI信号を入力し、2値の出力信号に変換して出力する。プラス側レベル判定回路(31)は、入力信号の電圧が正のしきい値よりも大きいか小さいかを判定する。正のしきい値は、正帰還(41)によりヒステリシス特性を持つ。マイナス側レベル判定回路(32)は、入力信号の電圧が負のしきい値よりも大きいか小さいかを判定する。負のしきい値は、正帰還(42)によりヒステリシス特性を持つ。ゲート回路(U3)は、プラス側レベル判定回路(31)およびマイナス側レベル判定回路(32)の各出力を論理合成して出力信号を生成する。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international