Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2007138703 - DISPOSITIF À SEMI-CONDUCTEUR

Numéro de publication WO/2007/138703
Date de publication 06.12.2007
N° de la demande internationale PCT/JP2006/310929
Date du dépôt international 31.05.2006
CIB
H01L 27/105 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
G11C 13/00 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
13Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes G11C11/, G11C23/ ou G11C25/197
H01L 45/00 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
45Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
CPC
G11C 13/0004
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0004comprising amorphous/crystalline phase transition cells
G11C 13/0028
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
0023Address circuits or decoders
0028Word-line or row circuits
G11C 2213/79
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2213Indexing scheme relating to G11C13/00 for features not covered by this group
70Resistive array aspects
79Array wherein the access device being a transistor
G11C 8/08
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
8Arrangements for selecting an address in a digital store
08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
H01L 27/2436
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
24including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, ; e.g. resistance switching non-volatile memory structures
2436comprising multi-terminal selection components, e.g. transistors
H01L 45/06
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
45Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
06based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
Déposants
  • 株式会社ルネサステクノロジ RENESAS TECHNOLOGY CORP. [JP/JP]; 〒1006334 東京都千代田区丸の内二丁目4番1号 Tokyo 4-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1006334, JP (AllExceptUS)
  • 高浦 則克 TAKAURA, Norikatsu [JP/JP]; JP (UsOnly)
  • 松井 裕一 MATSUI, Yuichi [JP/JP]; JP (UsOnly)
  • 寺尾 元康 TERAO, Motoyasu [JP/JP]; JP (UsOnly)
  • 藤崎 芳久 FUJISAKI, Yoshihisa [JP/JP]; JP (UsOnly)
  • 松崎 望 MATSUZAKI, Nozomu [JP/JP]; JP (UsOnly)
  • 黒土 健三 KUROTSUCHI, Kenzo [JP/JP]; JP (UsOnly)
  • 森川 貴博 MORIKAWA, Takahiro [JP/JP]; JP (UsOnly)
Inventeurs
  • 高浦 則克 TAKAURA, Norikatsu; JP
  • 松井 裕一 MATSUI, Yuichi; JP
  • 寺尾 元康 TERAO, Motoyasu; JP
  • 藤崎 芳久 FUJISAKI, Yoshihisa; JP
  • 松崎 望 MATSUZAKI, Nozomu; JP
  • 黒土 健三 KUROTSUCHI, Kenzo; JP
  • 森川 貴博 MORIKAWA, Takahiro; JP
Mandataires
  • 筒井 大和 TSUTSUI, Yamato; 〒1020076 東京都千代田区五番町14番地 国際中正会館 6階 筒井国際特許事務所 Tokyo Tsutsui & Associates 6th Floor, Kokusai Chusei Kaiken, 14, Gobancho Chiyoda-ku, Tokyo 102-0076, JP
Données relatives à la priorité
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé
(EN)
A phase change memory is produced by forming a multilayer pattern on an insulating film (41) in which a plug (43) as a lower electrode is embedded. The multilayer pattern is composed of an insulating film (51) made of tantalum oxide, a recording layer (52) made of a Ge-Sb-Te chalcogenide to which indium is introduced, and an upper electrode film (53) made of tungsten or a tungsten alloy. By having the insulating film (51) between the recording layer (52) and the plug (43), there can be attained an effect of reducing the programming current of the phase change memory and an effect of preventing separation of the recording layer (52). By using a Ge-Sb-Te chalcogenide to which indium is introduced as the recording layer (52), the work function difference between the insulating film (51) and the recording layer (52) is increased, thereby reducing the programming voltage of the phase change memory.
(FR)
On produit une mémoire à changement de phase en formant un motif multicouche sur un film isolant (41) dans lequel une broche (43) en tant qu'électrode inférieure est placée. Le motif multicouche se compose d'un film isolant (51) constitué d'oxyde de tantale, d'une couche d'enregistrement (52) constituée d'un chalcogénure de Ge-Sb-Te dans lequel est introduit de l'indium, et d'un film d'électrode supérieure (53) constitué de tungstène ou d'un alliage de tungstène. En raison de la position du film isolant (51), à savoir entre la couche d'enregistrement (52) et la broche (43), on obtient un effet de diminution du courant de programmation de la mémoire à changement de phase et un effet permettant d'empêcher la séparation de la couche d'enregistrement. En utilisant un chalcogénure de Ge-Sb-Te dans lequel est introduit de l'indium comme couche d'enregistrement (52), on augmente la différence de travail d'extraction entre le film isolant (51) et la couche d'enregistrement (52), et on diminue ainsi la tension de programmation de la mémoire à changement de phase.
(JA)
 下部電極としてのプラグ(43)が埋め込まれた絶縁膜(41)上に、酸化タンタルからなる絶縁膜(51)とインジウムを導入したGe-Sb-Te系カルコゲナイドからなる記録層(52)とタングステンまたはタングステン合金からなる上部電極膜(53)の積層パターンが形成されて、相変化メモリが形成されている。記録層(52)とプラグ(43)の間に絶縁膜(51)を介在させたことにより、相変化メモリのプログラミング電流の低減効果や記録層(52)の剥離防止効果を得ることができる。そして、記録層(52)としてインジウムを導入したGe-Sb-Te系カルコゲナイドを用いることで、絶縁膜(51)と記録層(52)の仕事関数差を大きくし、相変化メモリのプログラミング電圧を低減することができる。
Dernières données bibliographiques dont dispose le Bureau international