WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007109179) DISPOSITIF EEPROM VERTICAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/109179    N° de la demande internationale :    PCT/US2007/006715
Date de publication : 27.09.2007 Date de dépôt international : 16.03.2007
CIB :
H01L 21/336 (2006.01), H01L 21/8247 (2006.01), H01L 27/115 (2006.01), H01L 29/788 (2006.01), H01L 27/105 (2006.01), H01L 27/02 (2006.01)
Déposants : SPANSION LLC [US/US]; 915 DeGuigne Drive, Mail Stop 250, P.O. Box 3453, Sunnyvale, CA 94088-3453 (US) (Tous Sauf US).
LIGON, William, A. [US/US]; (US) (US Seulement)
Inventeurs : LIGON, William, A.; (US)
Mandataire : JAIPERSHAD, Rajendra; 915 DeGuigne Drive, Mail Stop 250, P.O. Box 3453, Sunnyvale, CA 94088-3453 (US)
Données relatives à la priorité :
11/378,463 16.03.2006 US
Titre (EN) VERTICAL EEPROM DEVICE
(FR) DISPOSITIF EEPROM VERTICAL
Abrégé : front page image
(EN)A semiconductor device (40), for example an EEPROM, and methods for its fabrication are provided. The semiconductor device comprises a trench (52) formed in the semiconductor substrate (42) and bounded by a trench wall (54, 56) extending from the semiconductor surface (46) to a trench bottom (58). A drain region (61, 94) and a source region (61, 95), spaced apart along the length (152) of the trench, are formed along the trench wall, each extending from the surface toward the bottom. A channel region (62, 97) is formed in the substrate along the trench wall between the drain region and the source region and extending along the length of the trench parallel to the substrate surface. A gate insulator (66) and a gate electrode (68) are formed overlying the channel.
(FR)La présente invention concerne un dispositif semi-conducteur (40), par exemple EEPROM, et des procédés pour sa fabrication. Le dispositif semi-conducteur comprend une tranchée (52) formée dans le substrat semi-conducteur (42) et bornée par une paroi de tranchée (54, 56) qui s'étend à partir de la surface semi-conductrice (46) jusqu'à un fond de tranchée (58). Une région de drain (61,94) et une région de source (61,95), espacées sur la longueur (152) de la tranchée, sont formées le long de la paroi de tranchée, chacune s'étendant à partir de la surface vers le fond. Une région de canal (62, 97) est formée dans le substrat le long de la paroi de tranchée entre la région de drain et la région de source et s'étend sur la longueur de la tranchée parallèle à la surface de substrat. Un isolateur de porte (66) et une électrode de porte (68) sont formés pour recouvrir le canal.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)