Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2007103745 - PROCEDE ET APPAREIL DE TEST DE RESEAU DE MEMOIRE MULTI-PORT A LA VITESSE

Numéro de publication WO/2007/103745
Date de publication 13.09.2007
N° de la demande internationale PCT/US2007/063097
Date du dépôt international 01.03.2007
CIB
G11C 29/34 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
29Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne
04Détection ou localisation d'éléments d'emmagasinage défectueux
08Test fonctionnel, p.ex. test lors d'un rafraîchissement, auto-test à la mise sous tension ou test réparti
12Dispositions intégrées pour les tests, p.ex. auto-test intégré
18Dispositifs pour la génération d'adresses; Dispositifs pour l'accès aux mémoires, p.ex. détails de circuits d'adressage
30Accès à des réseaux uniques
34Accès simultané à plusieurs bits
CPC
G11C 29/34
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
12Built-in arrangements for testing, e.g. built-in self testing [BIST] ; or interconnection details
18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
30Accessing single arrays
34Accessing multiple bits simultaneously
G11C 8/16
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
8Arrangements for selecting an address in a digital store
16Multiple access memory array, e.g. addressing one storage element via at least independent addressing line groups
Déposants
  • QUALCOMM INCORPORATED [US]/[US] (AllExceptUS)
  • KRISHNAMURTHY, Anand [IN]/[US] (UsOnly)
  • MUMFORD, Clint Wayne [US]/[US] (UsOnly)
  • MAMILETI, Lakshmikant [US]/[US] (UsOnly)
  • PATEL, Sanjay B. [US]/[US] (UsOnly)
Inventeurs
  • KRISHNAMURTHY, Anand
  • MUMFORD, Clint Wayne
  • MAMILETI, Lakshmikant
  • PATEL, Sanjay B.
Mandataires
  • OGROD, Gregory D.
Données relatives à la priorité
11/365,64801.03.2006US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) AT-SPEED MULTI-PORT MEMORY ARRAY TEST METHOD AND APPARATUS
(FR) PROCEDE ET APPAREIL DE TEST DE RESEAU DE MEMOIRE MULTI-PORT A LA VITESSE
Abrégé
(EN)
A multi-port memory array is tested by simultaneously writing data to the array via two or more write ports, and/or simultaneously reading data from the array via two or more read ports, at the processor operating frequency. Comparing the data read from the array to that written to the array may be performed sequentially or in parallel. Comparator circuits are effectively disabled during normal processor operations. By simultaneously writing and/or reading data via multiple ports, latent electrical marginalities may be exposed. In addition, writing test patterns using multiple write ports and reading the patterns using multiple read ports significantly reduces test time during semiconductor manufacturing tests.
(FR)
La présente invention concerne un réseau de mémoire multi-port qui est testé en écrivant simultanément des données sur le réseau via deux ports d'écriture ou plus ou la lecture simultanée de données du réseau via deux ports de lecture ou plus, à la fréquence de fonctionnement du processeur. La comparaison des données lues du réseau avec celles écrites sur le réseau peut être réalisée de manière séquentielle ou en parallèle. Les circuits de comparateur sont efficacement désactivés pendant les opérations normales du processeur. En écrivant ou en lisant simultanément des données via plusieurs ports, les marginalités électriques latentes peuvent être exposées. En outre, les motifs de test d'écriture utilisant plusieurs ports d'écriture et lisant les motifs à l'aide de plusieurs ports de lecture réduisent considérablement le temps de test pendant les tests de fabrication des semi-conducteurs.
Dernières données bibliographiques dont dispose le Bureau international