WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007092273) PROCÉDÉ ET APPAREIL D'APPLICATION D'EXIGENCES D'ORDRE DE RÉFÉRENCE MÉMOIRE AU NIVEAU DU CACHE L1
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/092273    N° de la demande internationale :    PCT/US2007/002817
Date de publication : 16.08.2007 Date de dépôt international : 02.02.2007
CIB :
G06F 9/38 (2006.01)
Déposants : SUN MICROSYSTEMS, INC. [US/US]; 4150 Network Circle, Santa Clara, CA 95054 (US) (Tous Sauf US).
CHAUDHRY, Shailender [IN/US]; (US) (US Seulement).
TREMBLAY, Marc [CA/US]; (US) (US Seulement)
Inventeurs : CHAUDHRY, Shailender; (US).
TREMBLAY, Marc; (US)
Mandataire : YAO, Shun; 2820 Fifth Street, Davis, CA 95618-7759 (US)
Données relatives à la priorité :
60/765,945 06.02.2006 US
11/592,836 03.11.2006 US
Titre (EN) METHOD AND APPARATUS FOR ENFORCING MEMORY REFERENCE ORDERING REQUIREMENTS AT THE L1 CACHE LEVEL
(FR) PROCÉDÉ ET APPAREIL D'APPLICATION D'EXIGENCES D'ORDRE DE RÉFÉRENCE MÉMOIRE AU NIVEAU DU CACHE L1
Abrégé : front page image
(EN)One embodiment of the present invention provides a system that enforces memory reference ordering requirements, such as Total Store Ordering (TSO), at a Level 1 (L1) cache in a multiprocessor. During operation, while executing instructions in a speculative-execution mode, the system receives an invalidation signal for a cache line at the L1 cache wherein the invalidation signal is received from a cache-coherence system within the multiprocessor. In response to the invalidation signal, if the cache line exists in the L1 cache, the system examines a load-mark in the cache line, wherein the load-mark being set indicates that the cache line has been loaded from during speculative execution. If the load-mark is set, the system fails the speculative-execution mode and resumes a normal-execution mode from a checkpoint. By failing the speculative-execution mode, the system ensures that a potential update to the cache line indicated by the invalidation signal will not cause the memory reference ordering requirements to be violated during the speculative-execution mode.
(FR)Dans un mode de réalisation, la présente invention concerne un système qui applique des exigences d'ordre de référence mémoire, tel qu'un ordre total des écritures en mémoire (TSO), au niveau d'un cache de niveau 1 (L1) dans un multiprocesseur. Pendant le fonctionnement, le système reçoit un signal d'invalidation pour une ligne de cache au niveau du cache L1, le signal d'invalidation étant reçu en provenance d'un système de cohérence de cache dans le multiprocesseur. En réponse au signal d'invalidation, si la ligne de cache existe dans le cache L1, le système étudie une marque de charge dans la ligne de cache, la marque de charge établie indiquant que la ligne de cache a été chargée pendant une exécution spéculative. Si la marque de charge est établie, le système arrête le mode d'exécution spéculative et reprend un mode d'exécution normal à partir d'un point d'un point de contrôle. Par l'arrêt du mode d'exécution spéculative, le système assure qu'une mise à jour potentielle de la ligne de cache indiquée par le signal d'invalidation n'entraîne pas la violation des exigences d'ordre de référence mémoire pendant le mode d'exécution spéculative.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)