WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007005191) DISPOSITIF D’ENREGISTREMENT À INJECTION LATÉRALE DE SOURCE COMPORTANT DES GÂCHETTES À ENTRETOISE ET SON PROCÉDÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/005191    N° de la demande internationale :    PCT/US2006/022281
Date de publication : 11.01.2007 Date de dépôt international : 08.06.2006
CIB :
H01L 21/336 (2006.01), H01L 29/788 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR [US/US]; 6501 William Cannon Drive West, Austin, TX 78735 (US) (Tous Sauf US).
HONG, Cheong, M [MY/US]; (US) (US Seulement).
CHINDALORE, Gowrishankar, L [IN/US]; (US) (US Seulement)
Inventeurs : HONG, Cheong, M; (US).
CHINDALORE, Gowrishankar, L; (US)
Mandataire : KING, Robert, L.; 7700 W. Parmer Lane, MD:PL02, Austin, Texas 78729 (US)
Données relatives à la priorité :
11/170,447 29.06.2005 US
Titre (EN) SOURCE SIDE INJECTION STORAGE DEVICE WITH SPACER GATES AND METHOD THEREFOR
(FR) DISPOSITIF D’ENREGISTREMENT À INJECTION LATÉRALE DE SOURCE COMPORTANT DES GÂCHETTES À ENTRETOISE ET SON PROCÉDÉ
Abrégé : front page image
(EN) A storage device structure (10) has two bits of storage per control gate (34) and uses source side injection (SSI) to provide lower programming current. A control gate (34) overlies a drain electrode formed by a doped region (22) that is positioned in a semiconductor substrate (12). Two select gates (49 and 50) are implemented with conductive sidewall spacers adjacent to and lateral to the control gate (34). A source doped region (60) is positioned in the semiconductor substrate (12) adjacent to one of the select gates for providing a source of electrons to be injected into a storage layer (42) underlying the control gate. Lower programming results from the SSI method of programming and a compact memory cell size exists.
(FR)La présente invention concerne une structure du dispositif d’enregistrement (10) comportant deux éléments d'enregistrement par gâchette de commande (34) et utilisant une injection latérale de source (SSI) pour fournir un courant de programmation faible. Une gâchette de commande (34) est superposée à une électrode de drain constituée d'une zone dopée (22) qui est positionnée sur un substrat semi-conducteur (12). Deux gâchettes de sélection (49 et 50) comportent des entretoises latérales conductrices adjacentes et latérales à la gâchette de commande (34). Une zone de source dopée (60) est positionnée dans le substrat semi-conducteur (12) adjacent à l’une des gâchettes de sélection pour fournir une source d’électrons à injecter dans une couche d’enregistrement (42) située sous la gâchette de commande. Le procédé de programmation SSI permet d'obtenir des résultats de programmation plus faible et une taille de cellule mémoire compacte.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)