WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006117929) PROCÉDÉ DE FABRICATION D'UN SUBSTRAT DE MATRICE ACTIVE, SUBSTRAT DE MATRICE ACTIVE ET DISPOSITIF D'AFFICHAGE À CRISTAUX LIQUIDES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/117929    N° de la demande internationale :    PCT/JP2006/304345
Date de publication : 09.11.2006 Date de dépôt international : 07.03.2006
CIB :
G09F 9/30 (2006.01), G02F 1/1343 (2006.01), G02F 1/1368 (2006.01), H05B 33/14 (2006.01)
Déposants : Sharp Kabushiki Kaisha [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (Tous Sauf US).
YAGI, Toshifumi [JP/--]; (US Seulement).
TSUBATA, Toshihide [JP/--]; (US Seulement)
Inventeurs : YAGI, Toshifumi; .
TSUBATA, Toshihide;
Mandataire : YASUTOMI, Yasuo; Chuo BLDG. 4-20, Nishinakajima 5-chome Yodogawa-ku Osaka-shi, Osaka 5320011 (JP)
Données relatives à la priorité :
2005-128134 26.04.2005 JP
Titre (EN) ACTIVE MATRIX SUBSTRATE MANUFACTURING METHOD, ACTIVE MATRIX SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE
(FR) PROCÉDÉ DE FABRICATION D'UN SUBSTRAT DE MATRICE ACTIVE, SUBSTRAT DE MATRICE ACTIVE ET DISPOSITIF D'AFFICHAGE À CRISTAUX LIQUIDES
(JA) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、及び、液晶表示装置
Abrégé : front page image
(EN)An active matrix substrate manufacturing method wherein dielectric breakdown at a TFT channel section is prevented, while suppressing manufacturing step increase. In the active matrix substrate manufacturing method, a short-circuiting wiring is formed for connecting a data signal line or a source electrode with a drain electrode or a drain side circuit, then, in a region above the short-circuiting wiring, an upper layer insulating film having an opening section for short-circuiting wiring isolation and a transparent conductive film are successively formed as an upper layer of the short-circuiting wiring , and lastly, at least the transparent conductive film in the opening section and the short-circuiting wiring under the opening section are removed, and pixel electrode patterning and short-circuiting wiring isolation are performed in the same process.
(FR)Procédé de fabrication d’un substrat de matrice active empêchant les pannes d’une section de canal TFT, tout en augmentant la suppression d’étapes de fabrication. Dans le procédé de fabrication de substrat de matrice active selon l'invention, un court-circuit est tracé pour connecter une ligne de signal de données ou une électrode source à une électrode drain ou à un circuit latéral de drain, puis, dans une zone au-dessus du court-circuit, une couche supérieure d’isolant comportant une section d’ouverture pour l’isolation du court-circuit et une couche transparente conductrice sont disposées successivement comme couche supérieure du court-circuit, et enfin, au moins la couche transparente conductrice dans la section d’ouverture et le court-circuit sous la section d’ouverture sont retirés, et une matrice d'électrodes de pixel et l'isolation du court-circuit sont effectuées dans le même processus.
(JA)本発明は、製造工程の増加を抑制しつつ、TFTチャネル部における絶縁破壊を防止することができるアクティブマトリクス基板の製造方法を提供する。本発明は、データ信号線又はソース電極と、ドレイン電極又はドレイン側回路とを接続する短絡配線を形成し、次に、短絡配線の上層として、短絡配線上の領域に短絡配線分離用の開口部を有する上層絶縁膜及び透明導電膜を順次形成し、最後に、少なくとも短絡配線分離用の開口部内の透明導電膜、及び、短絡配線分離用の開口部下の短絡配線を除去し、同一の工程で画素電極のパターニング及び短絡配線の分離を行うアクティブマトリクス基板の製造方法である。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)