Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2006111899 - DISPOSITIF DE CIRCUIT, EN PARTICULIER BOUCLE A VERROUILLAGE DE PHASE, ET PROCEDE CORRESPONDANT

Numéro de publication WO/2006/111899
Date de publication 26.10.2006
N° de la demande internationale PCT/IB2006/051156
Date du dépôt international 13.04.2006
CIB
H03L 7/099 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
LCOMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7Commande automatique de fréquence ou de phase; Synchronisation
06utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
08Détails de la boucle verrouillée en phase
099concernant principalement l'oscillateur commandé de la boucle
H03L 7/091 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
LCOMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7Commande automatique de fréquence ou de phase; Synchronisation
06utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
08Détails de la boucle verrouillée en phase
085concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie
091le détecteur de phase ou de fréquence utilisant un dispositif d'échantillonnage
CPC
H03L 2207/50
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
2207Indexing scheme relating to automatic control of frequency or phase and to synchronisation
50All digital phase-locked loop
H03L 7/093
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
085concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
093using special filtering or amplification characteristics in the loop
H03L 7/0991
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
099concerning mainly the controlled oscillator of the loop
0991the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
Déposants
  • NXP B.V. [NL]/[NL] (AllExceptUS)
  • MOEHLMANN, Ulrich [DE]/[DE] (UsOnly)
  • GIESSELMANN, Timo [DE]/[DE] (UsOnly)
  • SCHAPENDONK, Edwin [NL]/[DE] (UsOnly)
  • BRAND, Frank [DE]/[DE] (UsOnly)
  • VAN DEN BROEKE, Leendert Albertus Dick [NL]/[DE] (UsOnly)
Inventeurs
  • MOEHLMANN, Ulrich
  • GIESSELMANN, Timo
  • SCHAPENDONK, Edwin
  • BRAND, Frank
  • VAN DEN BROEKE, Leendert Albertus Dick
Mandataires
  • VOLMER, Georg
Données relatives à la priorité
05103069.018.04.2005EP
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) CIRCUIT ARRANGEMENT, IN PARTICULAR PHASE-LOCKED LOOP, AS WELL AS CORRESPONDING METHOD
(FR) DISPOSITIF DE CIRCUIT, EN PARTICULIER BOUCLE A VERROUILLAGE DE PHASE, ET PROCEDE CORRESPONDANT
Abrégé
(EN)
In order to further develop a circuit arrangement (100), in particular to a phase-locked loop for sub-clock or sub-pixel accurate phase-measurement and phase-generation, as well as a corresponding method in such way that no clock multiplier phase-locked loop is to be provided behind the time-to-digital converter and that neither an analog delay line nor a signal divider unit is to be provided between the digital ramp oscillator or discrete time oscillator and the digital-to-time converter, wherein less analog circuitry is susceptible for noise and for ground bounce in the digital environment, it is proposed to provide at least one phase measurement unit (10); - at least one loop filter unit (40; 40') being provided with at least one output signal (delta-phi) of at least one phase detector unit (30); at least one digital ramp oscillator unit or discrete time oscillator unit (50; 50') being provided with at least one output signal, in particular with at least one increment (inc), of the loop filter unit (40; 40'), the status signal (dto-status) of at least one register unit (54; 54') of the digital ramp oscillator unit or discrete time oscillator unit (50; 50') being fed back as input signal to the phase detector unit (30); and at least one digital-to-time converter unit (60, 62; 60', 62') being provided with at least one output signal (dto-co) of the digital ramp oscillator unit or discrete time oscillator unit (50; 50') and generating at least one output signal (hoi, ho2).
(FR)
L'invention a pour but de développer un dispositif de circuit (100), en particulier une boucle à verrouillage de phase, pour mesure de phase et génération de phase à une précision de sous-horloge ou de sous-pixel, ainsi qu'un procédé correspondant, de telle façon qu'aucune boucle à verrouillage de phase à multiplicateur d'horloge n'apparaisse à l'arrière du convertisseur temps-numérique, et que ni une ligne de retard analogique, ni une unité diviseur de signal n'apparaisse entre l'oscillateur à rampe numérique ou l'oscillateur à temps discret, et le convertisseur numérique-temps, de sorte que moins de circuit analogique soit susceptible de bruit et de rebondissement de masse dans l'environnement numérique. A cet effet, l'invention est caractérisée en ce qu'au moins une unité de mesure de phase (10) ; au moins une unité de filtre en circuit fermé (40 ; 40') sont prévues avec au moins un signal de sortie (delta_phi) d'au moins une unité détecteur de phase (30) ; en ce qu'il est prévu au moins une unité d'oscillateur à rampe numérique, ou une unité d'oscillateur à temps discret (50 ; 50') avec au moins un signal de sortie, en particulier avec au moins un incrément (inc) de l'unité de filtre en circuit fermé (40 ; 40'), le signal d'état (dto_état) d'au moins une unité de registre (54 ; 54') de l'unité d'oscillateur à rampe numérique ou de l'unité d'oscillateur à temps discret (50 ; 50') rétro-agissant sous forme de signal d'entrée à l'unité de détecteur de phase (30) ; et en ce qu'il est prévu au moins une unité de convertisseur numérique-temps (60, 62 ; 60', 62') avec au moins un signal de sortie (dto_co) de l'unité d'oscillateur à rampe numérique ou de l'unité d'oscillateur à temps discret (50 ; 50'), de manière à générer au moins un signal de sortie (ho1, ho2).
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international