WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006043230) CIRCUIT INTEGRE DOTE DE CELLULES DE MEMOIRE A CHANGEMENT DE PHASE ET PROCEDE D'ADRESSAGE DE CELLULES DE MEMOIRE A CHANGEMENT DE PHASE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/043230    N° de la demande internationale :    PCT/IB2005/053399
Date de publication : 27.04.2006 Date de dépôt international : 17.10.2005
CIB :
G11C 16/02 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (Tous Sauf US).
LANKHORST, Martijn, H., R. [NL/NL]; (NL) (US Seulement).
HUIZING, Hendrik, G., A. [NL/NL]; (NL) (US Seulement)
Inventeurs : LANKHORST, Martijn, H., R.; (NL).
HUIZING, Hendrik, G., A.; (NL)
Mandataire : PENNINGS, Johannes; NXP Semiconductors, IP Department, High Tech Campus 60, NL-5656 AG Eindhoven (NL)
Données relatives à la priorité :
04105212.7 21.10.2004 EP
Titre (EN) INTEGRATED CIRCUIT WITH PHASE-CHANGE MEMORY CELLS AND METHOD FOR ADDRESSING PHASE-CHANGE MEMORY CELLS
(FR) CIRCUIT INTEGRE DOTE DE CELLULES DE MEMOIRE A CHANGEMENT DE PHASE ET PROCEDE D'ADRESSAGE DE CELLULES DE MEMOIRE A CHANGEMENT DE PHASE
Abrégé : front page image
(EN)The present invention relates to integrated circuit comprising a plurality of bit­lines (bl) and a plurality of word-lines (wl) as well as a plurality of memory-cells (MC) coupled between a separate bit-line/word-line pair of the plurality of bit-lines (bl) and word­lines (wl) for storing data in the memory cell. Each memory cell (MC) comprises a selecting unit (T) and a programmable resistance (R). The value of the phase-change resistance (R) is greater than the value of a first phase-change resistance (Ropt) defined by a supply voltage (Vdd) divided by a maximum drive current (Im,) through said first phase-change resistor (Ropt).
(FR)La présente invention concerne un circuit intégré comprenant une pluralité de lignes de bits (bl) et une pluralité de lignes de mots (wl), ainsi qu'une pluralité de cellules de mémoire (MC) couplées entre une paire de ligne de bits/de ligne de mots séparées parmi la pluralité de lignes de bits (bl) et de lignes de mots (wl), de manière à stocker des données dans la cellule de mémoire. Chaque cellule de mémoire (MC) comporte une unité de sélection (T) et une résistance programmable (R). La valeur de la résistance à changement de phase (R) est supérieure à la valeur d'une première résistance à changement phase (Ropt) définie par une tension d'alimentation (Vdd) divisée par un courant d'attaque maximal (Im,) à travers ladite première résistance à changement de phase (Ropt).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)