WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006039713) MACHINE DE CALCUL CONFIGURABLE ET SYSTEMES ET PROCEDES ASSOCIES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/039713    N° de la demande internationale :    PCT/US2005/035818
Date de publication : 13.04.2006 Date de dépôt international : 03.10.2005
CIB :
G06F 15/78 (2006.01)
Déposants : LOCKHEED MARTIN CORPORATION [US/US]; 6801 Rockledge Drive, Bethesda, MD 20817-1803 (US) (Tous Sauf US).
RAPP, John [US/US]; (US) (US Seulement).
HELLENBACH, Scott [US/US]; (US) (US Seulement).
MATHUR, Chandan [US/US]; (US) (US Seulement).
JONES, Mark [US/US]; (US) (US Seulement).
CAPIZZI, Joseph, A. [US/US]; (US) (US Seulement).
CHERASARO, Troy [US/US]; (US) (US Seulement)
Inventeurs : RAPP, John; (US).
HELLENBACH, Scott; (US).
MATHUR, Chandan; (US).
JONES, Mark; (US).
CAPIZZI, Joseph, A.; (US).
CHERASARO, Troy; (US)
Mandataire : RUSYN, Paul, F.; Graybeal Jackson Haley LLP, 155-108th Ave NE, Suite 350, Bellevue, WA 98004-5973 (US)
Données relatives à la priorité :
60/615,192 01.10.2004 US
60/615,193 01.10.2004 US
60/615,050 01.10.2004 US
60/615,158 01.10.2004 US
60/615,157 01.10.2004 US
60/615,170 01.10.2004 US
Titre (EN) CONFIGURABLE COMPUTING MACHINE AND RELATED SYSTEMS AND METHODS
(FR) MACHINE DE CALCUL CONFIGURABLE ET SYSTEMES ET PROCEDES ASSOCIES
Abrégé : front page image
(EN)A computing machine includes programmable integrated circuits, a configuration registry, and a processor. The registry stores a file that defines a circuit having portions, and the processor is, in response to the file, operable to instantiate one of the circuit portions on one of the programmable integrated circuits. Consequently, by accessing a file that defines a circuit, such a computing machine can often instantiate the circuit on a pipeline accelerator regardless of the hardware that compose the accelerator and despite modifications to the circuit or to the hardware. That is, the computing machine can often 'fit' the circuit into the pipeline accelerator regardless of its composition. A computing machine comprises an electronic circuit operable to perform a function, a programmable integrated circuit such as an FPGA, and a processor. The processor is operable to detect a failure of the electronic circuit and to configure the programmable integrated circuit to perform the function of the electronic circuit in response to detecting the failure. Alternatively, the computing machine comprises a hardwired pipeline operable to perform a function and a processor operable to detect a failure of the pipeline and to perform the function in response to detecting the failure. By allowing a first type of circuit (e.g., an FPGA) to take over for a failed second type of circuit (e.g., a processor), such a computing machine can be fault-tolerant without having redundant versions of each component, and may thus be less expensive and smaller than computing machines of comparable computing power. According to an embodiment of the invention, a computing machine comprises a pipeline accelerator, a host processor coupled to the oineline scheme that is often more flexible than conventional schemes. For example, if the pipeline accelerator has more extra 'space' than the host processor, then one can add to the computing machine one or more redundant pipeline units that can provide redundancy to both the pipeline and the host processor. Therefore, the computing machine can include redundancy for the host processor even though it has no redundant processing units.
(FR)L'invention concerne une machine de calcul comprenant des circuits intégrés programmables, un registre de configuration et un processeur. Le registre stocke un fichier qui définit un circuit présentant des parties et le processeur peut, en réponse au fichier, servir à instancier une des parties du circuit sur un des circuits intégrés programmables. Par conséquent, par accès à un fichier qui définit un circuit, ladite machine de calcul peut souvent instancier le circuit sur un accélérateur de pipeline indépendamment du matériel qui compose l'accélérateur et malgré des modifications apportées au circuit ou au matériel. Ainsi, la machine de calcul peut souvent 'ajuster' le circuit dans l'accélérateur de pipeline indépendamment de sa composition. Une machine de calcul comprend un circuit électronique pouvant servir à exécuter une fonction, un circuit intégré programmable tel qu'un FPGA et un processeur. Le processeur peut servir à détecter une défaillance du circuit électronique et à configurer le circuit intégré programmable afin d'exécuter la fonction du circuit électronique en réponse à la détection de la défaillance. Dans une variante, la machine de calcul comprend un pipeline câblé pouvant servir à exécuter une fonction et un processeur pouvant servir à détecter une défaillance du pipeline et à exécuter la fonction en réponse à la détection de la défaillance. En permettant à un premier type de circuit (par exemple, un FPGA) de prendre le relais d'un second type de circuit défectueux (par exemple, un processeur), ladite machine de calcul peut être tolérante aux pannes sans présenter de versions redondantes de chaque composant et elle peut ainsi être moins coûteuse et plus petite que des machines de calcul à puissance de calcul comparable. Selon un mode de réalisation, une machine de calcul selon l'invention comprend un accélérateur de pipeline, un processeur hôte couplé à l'accélérateur de pipeline, ainsi qu'un processeur redondant, une unité de pipeline redondante, ou les deux, couplés au processeur hôte et à l'accélérateur de pipeline. La machine de calcul peut également comprendre un serveur de restauration de système et un bus de restauration de système qui permettent de sauvegarder périodiquement les états machine en cas de défaillance. Ladite machine de calcul présente un système qui est souvent plus souple que des systèmes classiques. Par exemple, si l'accélérateur de pipeline présente plus 'd'espace' supplémentaire que le processeur hôte, alors on peut ajouter à la machine de calcul une ou plusieurs unités de pipeline redondantes qui peuvent assurer une redondance pour le pipeline et le processeur hôte. Par conséquent, la machine de calcul peut comprendre une redondance pour le processeur hôte même si elle ne présente pas d'unités de traitement redondantes.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)