WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006039710) OUTIL INFORMATIQUE ET PROCEDE DE CONCEPTION D'UN CIRCUIT ELECTRONIQUE ET SYSTEME ET BIBLIOTHEQUE APPARENTES POUR CE PROCEDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/039710    N° de la demande internationale :    PCT/US2005/035813
Date de publication : 13.04.2006 Date de dépôt international : 03.10.2005
CIB :
G06F 17/50 (2006.01)
Déposants : LOCKHEED MARTIN CORPORATION [US/US]; 6801 Rockledge Drive, Bethesda, MD 20817-1803 (US) (Tous Sauf US).
RAPP, John [US/US]; (US) (US Seulement).
HELLENBACH, Scott [US/US]; (US) (US Seulement).
KURIAN, T., J. [US/US]; (US) (US Seulement).
SCHOOLEY, James, D. [US/US]; (US) (US Seulement).
CHERASARO, Troy [US/US]; (US) (US Seulement)
Inventeurs : RAPP, John; (US).
HELLENBACH, Scott; (US).
KURIAN, T., J.; (US).
SCHOOLEY, James, D.; (US).
CHERASARO, Troy; (US)
Mandataire : RUSYN, Paul, F.; Graybeal Jackson Haley LLP, 155-108th Ave NE, Suite 350, Bellevue, WA 98004-5973 (US)
Données relatives à la priorité :
60/615,192 01.10.2004 US
60/615,157 01.10.2004 US
60/615,170 01.10.2004 US
60/615,158 01.10.2004 US
60/615,193 01.10.2004 US
60/615,050 01.10.2004 US
Titre (EN) COMPUTER-BASED TOOL AND METHOD FOR DESIGNING AN ELECTRONIC CIRCUIT AND RELATED SYSTEM AND LIBRARY FOR SAME
(FR) OUTIL INFORMATIQUE ET PROCEDE DE CONCEPTION D'UN CIRCUIT ELECTRONIQUE ET SYSTEME ET BIBLIOTHEQUE APPARENTES POUR CE PROCEDE
Abrégé : front page image
(EN)A computer-based circuit-design tool includes a front end, an interpreter coupled to the front end, and a generator coupled the interpreter. The front end receives symbols that define an algorithm, and the interpreter parses the algorithm into respective algorithm portions. The generator identifies a corresponding circuit template for each of the algorithm portions, each template defining a circuit for executing the respective algorithm portion, and interconnects the identified templates such that the interconnected templates define a circuit that is operable to execute the algorithm. As compared to prior design tools, this tool may decrease the time and effort required to design a circuit for instantiation on a programmable logic integrated circuit (PLIC) or on an application-specific integrated circuit (ASIC) by allowing one to construct the circuit from previously written templates that define previously tested and debugged circuits
(FR)L'invention porte sur un outil informatique de conception de circuit comprenant un logiciel frontal, un interpréteur couplé au logiciel frontal et un générateur couplé à l'interpréteur. Le logiciel frontal reçoit des symboles qui forment un algorithme et l'interpréteur analyse l'algorithme en le décomposant en différentes parties. Le générateur identifie un gabarit de circuit correspondant pour chacune des parties de l'algorithme, chaque gabarit formant un circuit pour exécuter la partie respective de l'algorithme et interconnecte les gabarits identifiés de sorte que ceux-ci forment un circuit capable d'exécuter l'algorithme. En comparaison avec les outils de conception de la technique antérieure, l'outil de cette invention permet de réduire le temps et les efforts nécessaires à la conception d'un circuit en vue de son instanciation sur un circuit intégré logique programmable ou sur un circuit intégré spécifique (ASIC), ce qui permet de construire le circuit à partir de gabarits antérieurement enregistrés qui forment des circuits précédemment testés et mis au point. Selon cette invention, une bibliothèque comprend un ou plusieurs gabarits de circuits et un gabarit d'interface. Le ou les gabarits de circuits forment chacun un circuit capable d'exécuter un algorithme ou une partie d'algorithme. Et le gabarit d'interface forme une couche matérielle capable d'interfacer l'un des circuits aux broches d'un circuit logique programmable lorsque la couche et l'un des circuits sont instanciés sur le circuit logique programmable. Cette bibliothèque peut réduire le temps et les efforts qu'un ingénieur a passé à la conception d'un circuit en vue de l'instanciation de celui-ci sur un circuit intégré logique programmable ou un circuit ASIC et permet également à l'ingénieur de construire le circuit à partir de gabarits de circuits antérieurement conçus et mis au point.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)