Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2006000180 - FEUILLE D'INTERCONNEXION, DISPOSITIF A SEMI-CONDUCTEUR COMPORTANT UNE FEUILLE D'INTERCONNEXION, ET PROCEDE DE PRODUCTION CORRESPONDANT

Numéro de publication WO/2006/000180
Date de publication 05.01.2006
N° de la demande internationale PCT/DE2005/001031
Date du dépôt international 09.06.2005
CIB
H01L 23/498 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
488formées de structures soudées
498Connexions électriques sur des substrats isolants
H01L 21/60 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
CPC
H01L 2224/2402
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
18High density interconnect [HDI] connectors; Manufacturing methods related thereto
23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
24of an individual high density interconnect connector
2401Structure
2402Laminated, e.g. MCM-L type
H01L 2224/24051
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
18High density interconnect [HDI] connectors; Manufacturing methods related thereto
23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
24of an individual high density interconnect connector
2405Shape
24051Conformal with the semiconductor or solid-state device
H01L 2224/24226
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
18High density interconnect [HDI] connectors; Manufacturing methods related thereto
23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
24of an individual high density interconnect connector
241Disposition
24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
24221the body and the item being stacked
24225the item being non-metallic, e.g. insulating substrate with or without metallisation
24226the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
H01L 2224/76
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
76Apparatus for connecting with build-up interconnects
H01L 2224/83191
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
83using a layer connector
8319Arrangement of the layer connectors prior to mounting
83191wherein the layer connectors are disposed only on the semiconductor or solid-state body
H01L 2224/838
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
83using a layer connector
838Bonding techniques
Déposants
  • INFINEON TECHNOLOGIES AG [DE]/[DE] (AllExceptUS)
  • BAUER, Michael [DE]/[DE] (UsOnly)
  • ENGLING, Thomas [DE]/[DE] (UsOnly)
  • HAIMERL, Alfred [DE]/[DE] (UsOnly)
  • KESSLER, Angela [DE]/[DE] (UsOnly)
  • MAHLER, Joachim [DE]/[DE] (UsOnly)
  • SCHOBER, Wolfgang [DE]/[DE] (UsOnly)
Inventeurs
  • BAUER, Michael
  • ENGLING, Thomas
  • HAIMERL, Alfred
  • KESSLER, Angela
  • MAHLER, Joachim
  • SCHOBER, Wolfgang
Mandataires
  • SCHÄFER, Horst
Données relatives à la priorité
10 2004 030 383.523.06.2004DE
Langue de publication allemand (DE)
Langue de dépôt allemand (DE)
États désignés
Titre
(DE) BONDFOLIE UND HALBLEITERBAUTEIL MIT BONDFOLIE SOWIE VERFAHREN ZU DEREN HERSTELLUNG
(EN) BONDING FILM, SEMICONDUCTOR COMPONENT COMPRISING A BONDING FILM, AND METHOD FOR THE PRODUCTION THEREOF
(FR) FEUILLE D'INTERCONNEXION, DISPOSITIF A SEMI-CONDUCTEUR COMPORTANT UNE FEUILLE D'INTERCONNEXION, ET PROCEDE DE PRODUCTION CORRESPONDANT
Abrégé
(DE)
Die Erfindung betrifft eine Bondfolie (1, 21) und ein Halbleiterbauteil (20) mit Bondfolie (1, 21), sowie ein Verfahren zu deren Herstellung. Dabei dient die Bondfolie (1, 21) zum Kontaktieren von Halbleiterchips (2), wobei die Bondfolie (1, 21) in ihrer flächigen Erstreckung größer als der Halbleiterchip (2) ist. Im Randbereich (17), der außerhalb des Halbleiterchips (2) angeordnet ist, weist die Bondfolie (1, 21) Randanschlussflächen (10) auf, die über Verdrahtungsleitungen (8, 9) mit Kontaktanschlussflächen (5) in Verbindung stehen. Diese Kontaktanschlussflächen (5) entsprechen in Anordnung und Größe einer Anordnung und Größe von Kontaktflächen (6) des Halbleiterchips (2) und stehen mit diesen stoffschlüssig in Verbindung. Ein Halbleiterbauteil (20) weist zwei Bondfolien (1, 21) auf, wobei eine obere Bondfolie (1) die Oberseiten (16) und Randseiten des Halbleiterchips (2) bedeckt und eine untere Bondfolie (21) die Rückseite (15) des Halbleiterchips (2) kontaktiert und abdeckt.
(EN)
The invention relates to a bonding film (1, 21), a semiconductor component (20) comprising a bonding film (1, 21), and a method for the production thereof. Said bonding film (1, 21) is used for contacting semiconductor chips (2), the planar dimensions of the bonding film (1, 21) being greater than the semiconductor chip (2). The bonding film (1, 21) is provided with peripheral terminal faces (10) in the border region (17) located outside the semiconductor chip (2), said peripheral terminal faces (10) being connected to terminal contact faces (5) via wiring cables (8, 9). The arrangement and size of said terminal contact faces (5) correspond to an arrangement and size of contact areas (6) of the semiconductor chip (2), the terminal contact faces (5) being in a bonding connection to said contact areas (6) of the semiconductor chip (2). An inventive semiconductor component (20) comprises two bonding films (1, 21). An upper bonding film (1) covers the top faces (16) and peripheral faces of the semiconductor chip (2) while a lower bonding film (21) contacts and covers the rear face (15) of the semiconductor chip (2).
(FR)
L'invention concerne une feuille d'interconnexion (1, 21) et un dispositif à semi-conducteur (20) comportant une feuille d'interconnexion (1, 21), ainsi qu'un procédé de production correspondant. La feuille d'interconnexion (1, 21) sert à la mise en contact de puces de semi-conducteur (2), les dimensions planes de ladite feuille d'interconnexion (1, 21) étant supérieures à celles de la puce de semi-conducteur (2). La feuille d'interconnexion (1, 21) comporte des surfaces de raccordement périphérique (10) dans la zone périphérique (17) disposée à l'extérieur de la puce de semi-conducteur (2), ces surfaces de raccordement périphérique étant reliées à des surfaces de raccordement de contact (5) par l'intermédiaire de câblages (8, 9). L'agencement et les dimensions de ces surfaces de raccordement de contact (5) correspondent à l'agencement et aux dimensions des surfaces de contact (6) de la puce de semi-conducteur (2), et les surfaces de raccordement de contact sont reliées aux surfaces de contact par liaison de matière. Un dispositif à semi-conducteur (20) selon l'invention comprend deux feuilles d'interconnexion (1, 21) : une feuille d'interconnexion supérieure (1) recouvre les faces supérieures (16) et les faces périphériques de la puce de semi-conducteur (2), tandis qu'une feuille inférieure (21) vient au contact de la face inférieure (15) de la puce de semi-conducteur (2) et la recouvre.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international