Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2005069381) STRUCTURE DE MODULE DE DISPOSITIF A SEMI-CONDUCTEUR
Note: Texte fondé sur des processus automatiques de reconnaissance optique de caractères. Seule la version PDF a une valeur juridique
明 細 書

半導体装置のモジユール構造

技術分野

本発明は、半導体装置のモジュール構造に関し、特に、絶縁ゲート型バイポ ーラトランジスタ(Insulated Gate Bipolar Transistor) ( I GBT) 等のパワーデバ イスを含む半導体装置でのデバイス上部に放熱機構を備えた半導体装置のモジュ ール構造に関する。

背景技術

比較的大電流を制御するスィツチング半導体素子としてパワーデバイスが知 られている。パワーデバイスにはパワートランジスタやパワー MOS F E T、 I GBT等がある。 このうち I GBTは、電圧駆動による駆動の容易性と伝導度変 調効果による低損失性の長所を持つデバイスとして電動車両のインバータ等に用 いられている。

図 5は、従来の I GBTモジュールの構造を示している。従来の I GBTモ ジュール 1 00は、作動部 1 01 とガードリング部 1 02を備えた半導体素子 1 03を冷却する放熱板 1 04を備えている。放熱板 1 04は、作動部 1 01 とガ ードリング部 1 02の下部に設けられた絶縁体からなる基板 1 05に接合された 下部放熱板から成る。半導体素子 1 03は 1 GBTからなる。

作動部 1 0 1は、第 1導電型( N型)半導体の高抵抗層 1 06と、その下部 に位置する第 1導電型(N+型)半導体のバッファ層 1 07と、第 1導電型半導 体の高抵抗層 1 06の上部に形成された第 2導電型(P型)半導体のベース層 1 08と、 該ベース層 1 08の上部に形成された第 1導電型(N型)半導体のエミ ッタ領域 1 09と、該ェミッタ領域 1 09に接触されるェミッタ電極 1 1 0と、 第 2導電型半導体のベース層 1 08のチャネル領域上に絶縁体 1 1 1で絶縁して 形成されたゲート電極 1 1 2からなる。

第 1導電型半導体のバッファ層 1 07の下面には、第 2導電型(P+型)半

導体のコレクタ層 1 1 3が形成されている。このコレクタ層 1 1 3には、コレク タ電極 1 1 4が接触されている。

ガードリング部 1 0 2は、 N型半導体層 1 0 6の上部に形成された第 2導電 型 (P型)半導体層 1 1 5と、該半導体層 1 1 5の上部に堆積された S i 0 2等 の絶縁膜 1 1 6とを有する。参照番号 1 1 7はゲート電極引き回し線である。

作動部 1 0 1 とガードリング部 1 0 2の上で、ェミッタ電極 1 1 0の一部の 上と絶縁膜 1 1 6の上には、リーク電流抑制のために、絶縁膜 1 1 6である S i 0 2が剥き出しにならないようにポリイミド等のパッシベーシヨン膜 1 1 8で表 面を覆う。

半導体素子 1 0 3を構成する半導体はシリコン(S i ) からなる。ェミッタ 電極 1 1 0はアルミニウムシリコン(A I S ί ) からなる。コレクタ電極 1 1 4 は銀 (A g ) や金(A u ) からなる金属 1 1 4 aとニッケル(N i ) からなる金 属 1 1 4 bで形成されている。コレクタ電極 1 1 4と基板 1 0 5は半田 1 1 9で 接合されている。ェミッタ電極 1 1 0からはアルミニウム等からなるワイヤ 1 2 0で配線されている。放熱板 1 0 4はアルミニウムや銅等で形成される。基板 1 0 5は放熱板 1 0 4に半田 1 2 1で接合されている。

図 6は、従来のダイオードモジュールの構造を示している。図 6に示したダ ィォードモジュール 2 0 0は、作動部 2 0 1 とガードリング部 2 0 2を備えた半 導体素子 2 0 3を冷却する放熱板 2 0 4を備えている。放熱板 2 0 4は、作動部 2 0 1 とガードリンゲ部 2 0 2の下部に設けられた絶縁体からなる基板 2 0 5に 接合されている。半導体素子 2 0 3はダイオードである。

作動部 2 0 1は、第 1導電型( N型)半導体の高抵抗層 2 0 6と、その下部 に位置する第 1導電型(N +型)の半導体層 2 0 7と、第 1導電型半導体の高抵 抗層 2 0 6の上部に形成された第 2導電型(P +型)の半導体層 2 0 8と、第 2 導電型の半導体層 2 0 8に接触されたカソード電極 2 0 9と、第 1導電型の半導 体層 2 0 7に接触されたアノード電極 2 1 0からなる。

ガードリング部 2 0 2は、 N型半導体層 2 0 6の上部に形成された第 2導電 型 (P型)半導体層 2 1 1 と、該半導体層 2 1 1の上部に堆積された S i 0 2等 の絶縁体 2 1 2とから成る。カソード電極 2 0 9の一部の上と S i 0 2からなる 絶縁体 2 1 2の上には、リーク電流抑制のために、 S i 02が剥き出しにならな いようにポリイミド等のパッシベーシヨン膜 2 1 3で表面を覆う。

半導体素子 203を構成する半導体はシリコン(S i ) である。力ソード電 極 209はアルミニウムシリコン(A I S i ) やアルミニウム Zチタンニッケル ノチタン(A I ZT i N i ZT i ) である。アノード電極 2 1 0は銀(A g) や 金 (A u) 等の金属 2 1 0 aとニッケル(N i ) 等の金属 2 1 0 bから成る。ァ ノード電極 21 0と基板 205とは半田 2 1 4で接合されている。カソード電極 209からはアルミニウム等からなるワイヤ 2 1 5で配線されている。放熱板 2 04はアルミニウムや銅等で形成される。基板 205は放熱板 204に半田 2 1 6で接合されている。

これらパワーデバイスを電動車両のインバータ等に用いると、数百アンペア (A) 程度の大電流が流れて半導体素子自身が発熱する。そのため、従来は半導 体素子の下部(コレクタ電極側)にヒートシンクや水冷機構を設けて冷却してい た。しかしながら、半導体素子上面側のセルが冷却されず、セルが破壊されるこ とがあった。

これに対し、半導体素子の上面側に平面の金属板(ストラップ)を備え、電 極からのリードと放熱板を兼ねることにより、半導体素子上面から放熱を行う技 術が、例えば、特開 2000 _ 1 24398号、特開 2000— 1 56439号、 および特開 2002-33445号において提案されている。

例えば、特開 2000- 1 24398号では、絶縁基板上に装着されたパヮ —半導体チップおよび金属平板によって形成され、上記パワー半導体チップの電 極部と対向する電極対向部と、この電極対向部から折曲されて延在する立ち上げ 部と、この立ち上げ部に連なる導出部とを有する配線部材を備えたパワー半導体 モジュールにおいて、上記パワー半導体チップの電極部と、上記配線部材の電極 対向部とを導電性樹脂によって接合するようにしたパワー半導体モジュールが開 示されている。

特開 2000_ 1 56439号では、 パワー半導体素子が、その下面が放熱 板上に搭載されて筐体内に収納されるパワー半導体モジュールにおいて、上記パ ヮー半導体素子の上面と上記放熱板上とに接合される平板状またはブロック状の

放熱部材を備え、放熱部材を介して上記半導体素子の上面から、上記放熱板に放 熱するようにしたパワー半導体モジュールが開示されている。

特開 2002— 33445号では、メインフレーム上に 2またはそれ以上の パワー素子を配して形成される半導体装置であって、金属の接続用フレームを介 して少なくともパワー素子の活性面どうしを接続するようにした半導体装置が開 示されている。

このように、半導体素子の上面側に平面の金属板(ストラップ)を備え、素 子上面から放熱を行うようにした半導体装置においては、半導体素子上面とス卜 ラップとを、ハンダゃ導電性樹脂などの導電性、およびある程度の熱伝導度を備 えた接着剤により電気的に接続している。

そのため、特開 2000- 1 24398号、特開 2000— 1 56439号、 および特開 2002-33445号に開示されている半導体素子の上面側に平面 の金属板(ストラップ)を備えて素子上面から放熱を行う技術では、パッシベー シヨン膜直下に形成されたセルとそれ以外のセルとで放熱特性が大幅に異なる。 この様な状態でセルが動作すると電流が流れ、ジュール熱が発生し、ラッチアツ プ現象が起きやすくなる。ラッチアップが起きると、局所的に電流が流れ高熱が 発生して、 P N接合が破壊するなどのセル破壊の原因になっていた。

また、この場合、金属であるストラップの熱膨張係数が、半導体素子(S i ) とノッシベーシヨン膜(ポリイミド、 S i N, S i O, S i O N, P S G (Phosphorous Silicate Glass) , S i O 2, N S G (Nondoped Silicate Glass) 等) また は、シリコン基板の熱膨張係数と異なるため、半導体素子自身の発熱や熱衝撃試 験時の熱衝撃によリバッシベーシヨン膜下のガードリング部に横方向の応力がか かり、ガードリング部のシリコン基板にクラックが発生する。このクラックによ リ、結果として耐圧低下を引き起こす。

また、従来の半導体素子では、パッシベーシヨン膜を、パターン加工時に起 きるサイドエッジを考慮し、セル領域のェミッタ電極上部まで形成していた。

そこで、半導体素子の上面から放熱を行う構造でのストラップと半導体素子 とパッシベーシヨン膜との熱膨張係数の違いによるガードリング部に発生する応 力によって生じる耐圧低下の問題を解消すること、およびパッシベ一シヨン膜直

下のセルとそれ以外のセルとで放熱特性が大幅に異なるために生じるセル破壊の 問題を解消することの技術が望まれている。

発明の開示

本発明においては、半導体装置のモジュール構造であって、第 1導電型の高 抵抗層と、前記第 1導電型の高抵抗層の上部に形成された第 2導電型のベース層 と、前記第 2導電型のベース層の上部に形成された第 1導電型のェミッタ領域と、 前記ェミッタ領域に接続されるェミッタ電極と、前記第 2導電型のベース層に隣 接して絶縁されたゲート電極と、前記ェミッタ領域を含むセル領域周囲の拡散を 深くしたガードリング部と、前記ガードリング部の上部に形成し、かつ、前記セ ル領域の上部にはかからないパッシベーシヨン膜と、前記第 1導電型のバッファ 層の下面に形成される第 2導電型のコレクタ層と、前記コレクタ層に接続される コレクタ電極と、前記パッシベーシヨン膜に非接触となる高さで前記エミッタ電 極に接続される金属平板の上部放熱部と、を備えた半導体装置のモジュール構造 が提供される。

これにより、ガードリング部に発生する応力を低減し、耐圧低下とセル破壊 を生じにくくすることができる。つまり、本発明によれば、パワー半導体素子の 上面側にリードと放熱板を兼ね備えたストラップを装着することで起こるセル破 壊やガードリング部に応力がかかることを原因とした耐圧低下を防ぐことが可能 となる。

本発明においては、前記半導体装置のモジュール構造は、好ましくは、さら に、ダイオード部を備え、該ダイオード部の上部の力ソード電極と前記上部放熱 部が接続される。これにより、ガードリング部に発生する応力を低減し、耐圧低 下とセル破壊や素子破壊が生じにくい半導体装置を形成することができる。

図面の簡単な説明

図 1は、本発明の半導体装置のモジュール構造のうち、第 1実施例に係る I G B Tモジュールを示した断面図である。

図 2は、第 1実施例の半導体装置のモジュール構造をトレンチ構造にした例 を示した断面図である。

図 3は、本発明の半導体装置のモジュール構造のうち、第 2実施例に係るダ ィォードモジュールを示した断面図である。

図 4は、本発明の第 3実施例であって、第 1実施例の I GBTモジュールと 第 2実施例のダイォードモジュールとから成る半導体装置のモジュール構造を示 した断面図である。

図 5は、従来の I GB Tモジュールの構造を示した断面図である。

図 6は、従来のダイォードモジュールの構造を示した断面図である。

発明を実施するための最良の形態

以下、本発明の幾つかの好適な実施例を添付図面に基づいて説明する。 図 1は、本発明の第 1実施例に係る半導体装置のモジュール構造の主要部を 示す断面図である。この実施例では半導体装置として絶縁ゲート型パイポーラト ランジスタ( I G B T) を用いている。 I G B Tモジュール 1 0は、作動部 1 1 とガードリング部 1 2を備えた半導体素子 1 3を冷却する放熱板 1 4, 1 5を備 えている。

放熱板 1 4, 1 5は、作動部 1 1 とガードリング部 1 2の下部に設けられた 絶縁体からなる基板 34に接合した下部放熱板 1 4と、作動部 1 1上部のェミツ タ電極 1 6に金属 1 7、金属 1 8、および接着剤 1 9を介して接合する部分とガ ードリング部 1 2の上部に堆積されたパッシベーシヨン膜 20とは間隙 2 1を設 けて接合しない部分とを有する上部放熱板(ストラップ) 1 5から成る。

金属 1 7と金属 1 8は、ェミッタ電極 1 6と接着剤 1 9の相関金属である。 金属 1 8は銀(A g)、金(A u ) 等である。金属 1 7はニッケル(N i )、チ タン Zニッケル(N i ZT i ) 等である。

接着剤 1 9は半田や導電性樹脂等である。パッシベーシヨン膜 20は、ポリ イミド、窒化ゲイ素(S i N)、酸化ゲイ素(S i 0)、酸窒化ゲイ素(S i O N)、燐ガラス(PS G), 非ドープケィ酸塩ガラス(NS G), 二酸化ケイ素(S i 02) 等からなっている。半導体素子 1 3は絶縁ゲート型バイポーラトランジ スタ ( I G B T) からなる。

作動部 1 1は、第 1導電型(N型)半導体の高抵抗層 2 2とその下部に位置 する第 1導電型(N +型)半導体のバッファ層 2 3と、第 1導電型半導体の高抵 抗層 2 2の上部に形成された第 2導電型(P +型)半導体のベース層 2 4と、第 2導電型半導体のベース層 2 4の上部に形成された第 1導電型(N型)半導体の エミッタ領域 2 5と、ェミッタ領域 2 5に接触されたェミッタ電極 1 6と、第 2 導電型半導体のベース層 2 4のチャネル領域上に絶縁体 2 6で絶縁して形成され たゲート電極 2 7とを備えている。第 1導電型半導体のバッファ層 2 3の下面に は、第 2導電型半導体のコレクタ層 2 8が形成されている。コレクタ層 2 8には、 銀 ( A g ) や金( A u ) 等の金属 2 9 bとニッケル( N i ) 等の金属 2 9 aから なるコレクタ電極 2 9が接触されている。

ガードリング部 1 2は、 N型半導体層 2 2の上部に第 2導電型(P型)半導 体層 3 0が形成され、その上部に S i O 2等の絶縁層 3 1が堆積されている。ま た、ガードリング部 1 2の表面は、リーク電流抑制のために絶縁層 3 1である S i 0 2が剥き出しにならないようにポリイミドゃ窒化ゲイ素(S i N )、酸化ケ ィ素 (S i 0 )、酸窒化ゲイ素(S i O N ) 等のパッシベーシヨン膜 2 0で覆わ れている。パッシベーシヨン膜 2 0は作動部 1 1の上部を覆わない。参照番号 3 2はゲー卜電極引き回し線である。

この半導体装置を構成する半導体は、例えば、シリコン(S i ) であるが、 それに限らずガリウムヒ素(G a A s ) などの化合物半導体でもよい。ェミッタ 電極 1 6はアルミニウムシリコン(A I S i ) である。コレクタ電極 2 9と基板 3 4は半田 3 5で接合されている。下部放熱板 1 4はアルミニウムや銅等で形成 される。上部放熱板(ストラップ) 1 5もアルミニウムや銅等で形成される。

基板 3 4は両面に銅やアルミニウム等からなる金属薄板(図示せず)が接着 されたアルミナゃ窒化アルミニウム、窒化ゲイ素等からなる。基板 3 4は半田等 3 7により放熱板 1 4上に接合される。コレクタ電極 2 9は半田 3 5等の導電性 材料であって、基板 3 4上の金属薄板に電気的に接続されてている。半導体素子 1 3は基板 3 4を介して下部放熱板 1 4上に搭載される。上部放熱板(ストラッ プ) 1 5は基板 3 4に半田 3 6によって接合されている。

I G B Tモジュール 1 0は、下部放熱板 1 4下で高熱伝導性のグリース等に

よってヒー卜シンク等の放熱器に接合されている。 I G B Tモジュール 1 0の運 転時に半導体素子( I G B T素子) 1 3で発生する熱は、下部放熱板 1 4と上部 放熱板 1 5を介して放熱器に伝導して放熱される。これにより I G B T素子 1 3 が冷却される。

このように構成される I G B Tモジュール 1 0では、 I 0 8丁素子1 3で発 生する熱は、コレクタ電極 2 9側の I 0 8丁素子1 3下面から基板 3 4と下部放 熱板 1 4を介して放熱器に伝導される。

一方ェミッタ電極 1 6側の I 0 8丁素子1 3上面では、上部放熱板 1 5が接 着剤 1 9を介して I 6 8丁素子1 3のエミッタ電極 1 6に接合され、さらにこの 上部放熱板 1 5は半田 3 6等により基板 3 4に接合されている。上部放熱板 1 5 は断面積の大きな平板状であるため熱伝導路として用いられる。 I 3 8丁素子1 3で発生した熱は、 I 0巳丁素子1 3のェミッタ電極 1 6側の I 0巳丁素子1 3 上面からも、接着剤 1 9、上部放熱板 1 5、基板 3 4および下部放熱板 1 4を介 して放熱器に伝導される。

このように、 I G B T素子 1 3で発生する熱は、 I G B T 1 3のェミッタ電 極 1 6側、コレクタ電極 2 9側の両側から放熱器へ伝導するので、従来の I G B Tモジュールのように I G B T素子 1 3のコレクタ電極 2 9側からのみ放熱器へ 伝導するものに比べて、熱伝導路が増加するため熱抵抗が低減する。これにより I G B Tモジュール 1 0の冷却性能が向上し、 I G B T素子 1 3の発熱温度を低 減することができる。また、上部放熱板 1 5は金属で構成されているため、 I G B T素子 1 3からの放熱を担うだけでなく、 I 6 8丁素子1 3とェミッタ用の外 部電極端子(図示せず)間を接続する電気的配線の一部を構成し、電気的配線と して用いられる。

さらに、上記上部放熱板 1 5は、ガードリング部 1 2上部のパッシベーショ ン膜 2 0との間に間隙 2 1があり、パッシベーシヨン膜 2 0と接合していないの で、温度上昇があつたときの上部放熱板 1 5の膨張とパッシベーシヨン膜 2 0、 ガードリング部 1 2の熱膨張が異なつていてもガードリング部 1 2の N型高抵抗 層 2 2や P型半導体層 3 0、 N +型バッファ層 2 3、コレクタ層 2 8が形成され たシリコン基板に熱応力が発生せず、そのシリコン基板でのクラックの発生を抑 えることができ、クラック発生による耐圧低下を避けることができる。また、パ シベーシヨン膜 2 0はガードリング部上部だけにあるのでジュール熱による半導 体内部の温度の不均一性を避けることができるので、ラッチアツプが起こリにく くなリ、セル破壊を低減することができる。

上記のような構造は、図 2で示すようなトレンチ構造の素子に対しても用い ることができる。図 2は、本発明をトレンチ構造のデバイスに適用したものであ る。セル領域(作動部 1 1 ) の構造は異なるが、この発明の要部である、セル領 域上にパッシベーシヨン膜 2 0を備えない点と、上部放熱板がパッシベーシヨン 膜に非接触のため、ストレスを与えない点は同様である。また、図 2においての 符号は、図 1での構造と同様の機能を有する部材に同様の符号を付している。

図 3は、本発明の第 2実施例に係る半導体装置のモジュール構造を示す断面 図である。この実施例では、半導体装置を構成する半導体素子はダイオードであ る。ダイオードモジュール 4 0は、作動部 4 1 とガードリング部 4 2を備えた半 導体素子 4 3を冷却する放熱板 4 4, 4 5を備えている。

放熱板 4 4 , 4 5は、作動部 4 1 とガードリング部 4 2の下部に設けられた 絶縁体からなる基板 5 8に接合した下部放熱板 4 4と、作動部 4 1の上部のカソ 一ド電極 4 6に金属 4 7、金属 4 8、および接着剤 4 9を介して接合する部分と、 ガードリング部 4 2の上部に堆積されたパッシベーシヨン膜 5 0とは間隙 5 1 を 設けて接合しない上部放熱板(ストラップ) 4 5とから成る。

金属 4 7と金属 4 8は、カソード電極 4 6と接着剤 4 9の相関金属である。 金属 4 7は銀(A g )、金(A u ) 等である。金属 4 8はニッケル(N i )、チ タン Zニッケル(N i / Ί \ ) 等である。

接着剤 4 9は半田や導電性樹脂等である。パッシベーシヨン膜 5 0はポリイ ミド、窒化ゲイ素(S i N )、酸化ゲイ素(S i 0 )、酸窒化ゲイ素(S i O N )、 燐ガラス(P S G )、非ドープケィ酸塩ガラス(N S G )、二酸化ケイ素(S i O z ) 等からなっている。半導体素子 4 3はダイオードからなる。

作動部 4 1は、第 1導電型(N型)半導体の高抵抗層 5 2と、その下部に位 置する第 1導電型(N +型)の半導体層 5 3と、第 1導電型(N型)半導体の高 抵抗層 5 2の上部に形成された第 2導電型(P +型)の半導体層 5 4と、第 2導

電型の半導体層 5 4に接触されたカソ一ド電極 4 6と、第 1導電型の半導体層 5 3に接触された銀(A g ) や金(A U ) 等の金属 5 5 bとニッケル(N i ) 等の 金属 5 5 aからなるアノード電極 5 5を備えている。

ガードリング部 4 2は、 N型半導体層 5 2の上部に第 2導電型(P型)半導 体層 5 6が形成され、その上部に S i 0 2等の絶縁層 5 7が堆積されている。ガ ードリング部 4 2の表面は、リーク電流抑制のために絶縁層 5 7である S i O z が剥き出しにならないようにポリイミドゃ窒化ゲイ素(S i N )、酸化ゲイ素(S i 0 )、酸窒化ゲイ素(S i O N )、燐ガラス(P S G )、非ドープケィ酸塩ガラ ス (N S G )、二酸化ケイ素(S i 0 2 ) 等のパッシベーシヨン膜 5 0で覆われ ている。パッシベーシヨン膜 5 0は作動部 4 1の上部を覆わない。

この半導体装置を構成する半導体は、例えば、シリコン(S i ) であるが、 それに限らずガリウムヒ素(G a A s ) などの化合物半導体でもよい。力ソード 電極 4 6は、アルミニウムシリコン(A I S i ) である。アノード電極 5 5と基 板 5 8は半田 5 9 aで接合されている。下部放熱板 4 4はアルミニウムや銅等で 形成される。上部放熱板(ストラップ) 4 5もアルミニウムや銅等で形成される。

基板 5 8は両面に銅等からなる金属薄板(図示せず)が接着されたアルミナ ゃ窒化アルミニゥム等からなる。基板 5 8は半田等によリ下部放熱板 4 4上に接 合される。アノード電極 5 5は半田 5 9 a等の導電性材料で基板 5 8上の金属薄 板に電気的に接続されている。半導体素子 4 3は基板 5 8を介して下部放熱板 4 4上に搭載される。上部放熱板(ストラップ) 4 5は基板 5 8に半田 5 9 bによ つて接合されている。

ダイォードモジュール 4 0は、下部放熱板 4 4下で高熱伝導性のグリース等 によってヒートシンク等の放熱器に接合されている。ダイォードモジュールの運 転時に半導体素子(ダイオード素子) 4 3で発生する熱は、下部放熱板 4 4と上 部放熱板 4 5を介して放熱器に伝導して放熱される。これによリダィォード素子

4 3は冷却される。

このように構成されるダイォードモジュール 4 0においては、ダイォード素 子 4 3で発生する熱は、アノード電極 5 5側のダイォード素子 4 3下面から基板

5 8と下部放熱板 4 4を介して放熱器に伝導される。

一方、力ソード電極 4 6側のダイオード素子 4 3上面においては、上部放熱 板 4 5は接着剤 4 9を介してダイオード素子 4 3の力ソード電極 4 6に接合され ている。この上部放熱板 4 5は半田 5 9 b等により基板 5 8に接合されている。 上部放熱板 4 5は断面積の大きな平板状であるため熱伝導路として用いられる。 ダイォード素子 4 3で発生する熱は、ダイォード素子 4 3のカソード電極 4 6側 のダイオード素子 4 3上面からも、接着剤 4 9、上部放熱板 4 5、基板 5 8およ び下部放熱板 4 4を介して放熱器に伝導される。

このように、ダイオード素子 4 3で発生した熱は、ダイオード 4 3のカソー ド電極 4 6側、アノード電極 5 5側の両側から放熱器へ伝導するので、従来のダ ィォードモジュールのようにダイォード素子 4 3のァノード電極 5 5側からのみ 放熱器へ伝導するものに比べて、熱伝導路が増加するため熱抵抗が低減する。こ れによリダィォードモジュール 4 0の冷却性能が向上し、ダイォード素子 4 3の 発熱温度を低減することができる。また、上部放熱板 4 5は金属で構成されてい るため、ダイオード素子 4 3からの放熱を担うだけでなく、ダイオード素子 4 3 と力ソード用の外部電極端子(図示せず)間を接続する電気的配線の一部を構成 し、電気的配線として用いられる。

さらに、上記上部放熱板 4 5は、ガードリング部 4 2上部のパッシベーショ ン膜 5 0との間に間隙 5 1があり、パッシベーシヨン膜 5 0と接合していないの で、温度上昇があつたときの上部放熱板 4 5の膨張とパッシベーシヨン膜 5 0、 ガードリング部 4 2の熱膨張が異なっていてもガードリング部 4 2の N型高抵抗 層 5 2や P型半導体層 5 6、 N +型半導体層 5 3が形成されたシリコン基板に熱 応力が発生せず、そのシリコン基板にはクラックの発生を抑えることができ、ク ラック発生による耐圧低下を避けることができる。また、パシベーシヨン膜 5 0 がガードリング部上部だけにあるのでジュール熱による半導体内部の温度の不均 一性を避けることができるので、ラッチアップが起きにくくなリ、セル破壊を低 減することができる。

図 4は、本発明の第 3実施例に係る半導体装置のモジュール構造の主要部を 示す断面図である。この実施例での半導体装置モジュール 6 0は、絶縁ゲート型 バイポーラトランジスタ( I G B T ) とダイオードを有している。 I G B T素子 は第 1実施例で説明した構造と同様であるので、図 1で示したものと同様の符号 を付し、ダイオード素子は、第 2実施例で説明した構造と同様であるので、図 3 で示したものと同様の符号を付してそれらの素子構造の詳細な説明は省略する。

簡単に説明すると、第 3実施例の半導体装置モジュール 60は、半導体素子 ( I GBT素子) 1 3と半導体素子(ダイオード素子) 43を冷却する放熱板 6 1、 62を備えている。放熱板 6 1 , 62は、半導体素子 1 3, 43の下部に設 けられた下部放熱板 61 と、作動部 1 1 , 41の上部の電極 1 6, 46と接合す る部分とガードリング部 1 2, 42の上部に堆積されたパッシベーシヨン膜 20, 50とは接合しない部分とを有する上部放熱板 62から成っている。

半導体装置モジュール 60は、下部放熱板 61下で高熱伝導性のグリース等 によってヒートシンク等の放熱器に接合されている。半導体装置モジュール 60 の運転時に I GBT素子 1 3とダイオード素子 43で発生した熱は、下部放熱板 61 と上部放熱板 62を介して放熱器に伝導して放熱される。これにより I GB T素子 1 3およびダイオード素子 43は冷却される。

このように構成される半導体装置モジュール 60では、 I GBT素子 1 3と ダイォード素子 43で発生した熱は、コレクタ電極 29側の I G B T素子 1 3下 面から基板 34と下部放熱板 6 1 を介して放熱器に伝導され、また、アノード電 極 55側のダイォード素子 43下面から基板 58と下部放熱板 6 1を介して放熱 器に伝導される。

一方、ェミッタ電極 1 6側の I GBT素子 1 3上面においては、上部放熱板 62は接着剤 1 9を介して I GBT素子 1 3のェミッタ電極 1 6に接合されてい る。力ソード電極 46側のダイオード素子 43上面においては、上部放熱板 62 は接着剤 49を介してダイォ一ド素子 43のカソード電極 46に接合されてい る。

上記上部放熱板 62は半田等 63によリ基板に接合されている。上部放熱板 62は断面積の大きな平板状であるため熱伝導路として用いられる。 I GBT素 子 1 3で発生する熱は、 I 68丁素子1 3のェミッタ電極 1 6側の I GBT素子 1 3上面からも、接着剤 1 9、上部放熱板 62、基板 58および下部放熱板 6 1 を介して放熱器に伝導される。ダイオード素子 43で発生する熱は、ダイオード 素子 4 3のカソード電極 4 6側のダイォード素子 4 3上面からも、接着剤 4 9、 上部放熱板 6 2、基板 5 8および下部放熱板 6 1 を介して放熱器に伝導される。

このように、 I G B T素子 1 3で発生した熱は、 I G B T 1 3のェミッタ電 極 1 6側、コレクタ電極 2 9側の両側から放熱器へ伝導される。ダイオード素子

4 3で発生した熱は、ダイオード 4 3の力ソード電極 4 6側、アノード電極 5 5 側の両側から放熱器へ伝導される。このため、従来の半導体装置モジュールのよ うに I G B T素子のコレクタ電極側と、ダイオード素子のアノード電極側からの み放熱器へ伝導するものに比べて、熱伝導路が増加するため熱抵抗が低減する。 これにより半導体装置モジュールの冷却性能が向上し、 I G B T素子 1 3とダイ オード素子 4 3の発熱温度を低減することができる。また、上部放熱板 6 2を金 属で構成したため、 I G B T素子 1 3とダイオード素子 4 3からの放熱を担うだ けでなく、 I G B T素子 1 3とェミッタ用の外部電極端子間を接続し、また、ダ ィォード素子 4 3とカソード用の外部電極端子間を接続する電気的配線の一部を 構成し、電気的配線として用いられる。

上部放熱板 6 2は、ガードリング部 1 2上部のパッシベーシヨン膜 2 0との 間に間隙 2 1があり、パッシベ一シヨン膜 2 0と接合していないので、温度上昇 があったときの上部放熱板 6 2の膨張とパッシベーシヨン膜 2 0、ガードリング 部 1 2の熱膨張が異なっていてもガードリング部 1 2の N型高抵抗層 2 2や P型 半導体層 3 0、 N +型バッファ層 2 3、コレクタ層 2 8が形成されたシリコン基 板に熱応力が発生せず、そのシリコン基板でのクラックの発生を抑えることがで き、クラック発生による耐圧低下を避けることができる。また、パシベージョン 膜 2 0がガードリング部上部だけにあるのでジュール熱による半導体内部の温度 の不均一性を避けることができるので、ラッチアップが起こりにくくなリ、セル 破壊を低減することができる。

さらに、上部放熱板 6 2は、ガードリング部 4 2上部のパッシベーシヨン膜

5 0との間に間隙 5 1があり、パッシベーシヨン膜 5 0と接合していないので、 温度上昇があつたときの上部放熱板 6 2の膨張とパッシベーシヨン膜 5 0、ガー ドリング部 4 2の熱膨張が異なっていてもガードリング部 4 2の N型高抵抗層 5 2や P型半導体層 5 6、 N +型半導体層 5 3が形成されたシリコン基板に熱応力 が発生せず、そのシリコン基板にはクラックの発生を抑えることができ、クラッ ク発生による耐圧低下を避けることができる。また、パシベーシヨン膜 5 0がガ 一ドリング部上部だけにあるのでジュール熱による半導体内部の温度の不均一性 を避けることができるので、ラッチアップが起きにくくなリ、素子破壊を低減す ることができる。

本実施例においては、第 1導電型半導体として N型半導体を用い、第 2導電 型半導体として P型半導体を用いて説明したが、それに限らず、第 1導電型半導 体として P型半導体を用い、第 2導電型半導体として N型半導体を用いるように しても良い。

産業上の利用可能性

以上のように、本発明によれば、半導体素子の上面側にリードと放熱板を兼 ね備えたストラップを装着することで、熱応力により起こるセル破壊、素子破壊 やガードリング部に応力がかかることを原因とした耐圧低下を防ぐことが可能と なるため、大電流が流れるパワー半導体モジュールなどのパワーデバイスに有用 である。