Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2005066800) PROCESSEUR ET CONTROLEUR DE MEMOIRE POUVANT ETRE EMPLOYES DANS DES SYSTEMES INFORMATIQUES FAISANT INTERVENIR DES LIGNES DE CACHE COMPRESSEES D'INFORMATIONS
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2005/066800 N° de la demande internationale : PCT/US2004/043523
Date de publication : 21.07.2005 Date de dépôt international : 22.12.2004
CIB :
G06F 12/08 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
02
Adressage ou affectation; Réadressage
08
dans des systèmes de mémoires hiérarchiques, p.ex. systèmes de mémoire virtuelle
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95052, US (AllExceptUS)
NEWBURN, Chris, J. [US/US]; US (UsOnly)
HUGGAHALLI, Ram [US/US]; US (UsOnly)
HUM, Herbert, HJ [US/US]; US (UsOnly)
ADL-TABATABAI, Ali-Reza [US/US]; US (UsOnly)
GHULOUM, Anwar, M. [US/US]; US (UsOnly)
Inventeurs :
NEWBURN, Chris, J.; US
HUGGAHALLI, Ram; US
HUM, Herbert, HJ; US
ADL-TABATABAI, Ali-Reza; US
GHULOUM, Anwar, M.; US
Mandataire :
MALLIE, Michael, J. ; Blakely, Sokoloff, Taylor & Zafman LLP 12400 Wilshire Boulevard, 7th floor Los Angeles, CA 90025, US
Données relatives à la priorité :
10/750,71531.12.2003US
Titre (EN) PROCESSOR AND MEMORY CONTROLLER CAPABLE OF USE IN COMPUTING SYSTEM THAT EMPLOYS COMPRESSED CACHE LINE’S WORTH OF INFORMATION
(FR) PROCESSEUR ET CONTROLEUR DE MEMOIRE POUVANT ETRE EMPLOYES DANS DES SYSTEMES INFORMATIQUES FAISANT INTERVENIR DES LIGNES DE CACHE COMPRESSEES D'INFORMATIONS
Abrégé :
(EN) A memory controller is described that comprises a compression map cache. The compression map cache is to store information that identifies a cache line's worth of information that has been compressed with another cache line's worth of information. A processor and a memory controller integrated on a same semiconductor die is also described. The memory controller comprises a compression map cache. The compression map cache is to store information that identifies a cache line's worth of information that has been compressed with another cache line's worth of information.
(FR) L'invention concerne un contrôleur de mémoire comportant un cache de carte de compression destiné à stocker des informations identifiant une ligne de cache d'informations compressée avec une autre ligne de cache d'informations. L'invention concerne également un processeur et un contrôleur de mémoire intégrés sur la même puce à semiconducteurs. Ledit contrôleur de mémoire comporte un cache de carte de compression destiné à stocker des informations identifiant une ligne de cache d'informations compressée avec une autre ligne de cache d'informations.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)
Also published as:
CN1898655