WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005065385) DISPOSITIFS D'ENERGIE A SEMI-CONDUCTEURS ET PROCEDES DE FABRICATION ASSOCIES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/065385    N° de la demande internationale :    PCT/US2004/043965
Date de publication : 21.07.2005 Date de dépôt international : 29.12.2004
Demande présentée en vertu du Chapitre 2 :    29.07.2005    
CIB :
H01L 29/78 (2006.01)
Déposants : FAIRCHILD SEMICONDUCTOR CORPORATION [US/US]; 82 Running Hill Road MS 35-4E, South Portland, Maine 04106 (US) (Tous Sauf US).
CHALLA, Ashok [IN/US]; (US) (US Seulement).
ELBANHAWY, Alan [US/US]; (US) (US Seulement).
KOCON, Christopher B. [US/US]; (US) (US Seulement).
SAPP, Steven P. [IN/US]; (US) (US Seulement).
WILSON, Peter H. [CA/DE]; (DE) (US Seulement).
SANI, Babak S. [US/US]; (US) (US Seulement)
Inventeurs : CHALLA, Ashok; (US).
ELBANHAWY, Alan; (US).
KOCON, Christopher B.; (US).
SAPP, Steven P.; (US).
WILSON, Peter H.; (DE).
SANI, Babak S.; (US)
Mandataire : SANI, Babak S.; Townsend and Townsend and Crew LLP, 2 Embarcadero Center, 8th Floor, San Francisco, California 94111 (US)
Données relatives à la priorité :
60/533,790 30.12.2003 US
60/588,845 15.07.2004 US
Titre (EN) POWER SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURE
(FR) DISPOSITIFS D'ENERGIE A SEMI-CONDUCTEURS ET PROCEDES DE FABRICATION ASSOCIES
Abrégé : front page image
(EN)Various embodiments for improved power devices as well as their methods of manufacture, packaging and circuitry incorporating the same for use in a wide variety of power electronics are disclosed. One aspect of the invention combines a number of charge balancing techniques (311) and other techniques for reducing parasitic capacitance to arrive at different embodiments for power devices (300B) with improved voltage performance, higher switching speed, and lower on-resistance. Another aspect of the invention provides improved termination structures for low, medium and high voltage devices. Improved methods of fabrication for power devices (300B) are provided according to other aspects of the invention. Improvements to specific processing steps, such as formation of trenches (300, 302), formation of dielectric layers inside trenches (301, 302), formation of mesa structures and processes for reducing substrate thickness, among others, are presented. According to another aspect of the invention, charge balanced power devices (300B) incorporate temperature and current sensing elements such as diodes on the same die. Other aspects of the invention improve equivalent series resistance (ESR) for power devices, incorporate additional circuitry on the same chip as the power device (300B) and provide improvements to the packaging of charge balanced power devices.
(FR)L'invention concerne de nombreux modes de réalisation pour des dispositifs d'énergie améliorés ainsi que des procédés de fabrication, d'emballage et un circuit incorporant les dispositifs, ceux-ci étant destinés à une pluralité d'application électroniques d'énergie. Un aspect de l'invention combine plusieurs techniques d'équilibre des charges et d'autres techniques pour réduire une capacitance parasite, ceci permettant d'atteindre différents modes de réalisation pour des dispositifs d'énergie présentant des performances de tension améliorées, une vitesse de commutation plus élevée, une résistance à l'état passant plus faible. Dans d'autres aspects de l'invention, des structures de terminaux sont améliorées pour des dispositifs haute tension, basse tension, tension intermédiaire. Les procédés de fabrication des dispositifs sont améliorés, ainsi que les étapes de processus, telles que la formation de sillons, de couches diélectriques à l'intérieur des sillons, la formations de structures mésa et des procédés pour réduire l'épaisseur du substrat. Dans un autre aspect de l'invention, les dispositifs d'énergie à équilibre de charges incorporent des éléments de détection de la température et du courant, tels que des diodes sur une même matrice. D'autres aspects de l'invention améliorent une résistance en série (ESR) pour des dispositifs d'énergie, incorporent un circuit supplémentaire sur la même puce que les dispositifs d'énergie, et améliorent l'emballage des dispositifs d'énergie à équilibre de charge.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)