WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005045906) SYSTEME ET PROCEDE POUR CONDITIONNER UNE SURFACE NON ELECTRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/045906    N° de la demande internationale :    PCT/US2004/035783
Date de publication : 19.05.2005 Date de dépôt international : 28.10.2004
CIB :
H01L 21/00 (2006.01)
Déposants : ASM NUTOOL, INC. [US/US]; 1655 McCandless Drive, Milpitas, California 95035 (US) (Tous Sauf US).
BASOL, Bulent, M. [US/US]; (US) (US Seulement).
MARCYK, Gerald [US/US]; (US) (US Seulement).
TALIEH, Homayoun [US/US]; (US) (US Seulement)
Inventeurs : BASOL, Bulent, M.; (US).
MARCYK, Gerald; (US).
TALIEH, Homayoun; (US)
Mandataire : DELANEY, Karoline, A.; Knobbe, Martens, Olson & Bear, LLP, 2040 Main Street, 14th Floor, Irvine, California 92614 (US)
Données relatives à la priorité :
60/515,616 29.10.2003 US
Titre (EN) SYSTEM AND METHOD FOR ELECTROLESS SURFACE CONDITIONING
(FR) SYSTEME ET PROCEDE POUR CONDITIONNER UNE SURFACE NON ELECTRIQUE
Abrégé : front page image
(EN)A system and method for processing, in a single process tool, a surface of a semiconductor workpiece having a barrier layer and a conductor. The single process tool includes a first planarization module, a second planarization module, and an electroless deposition module. The conductor is planarized in the first planarization module until a portion of the barrier layer is exposed. In the second planarization module, the exposed portion of the barrier layer is removed from the surface. The workpiece is then moved to the electroless plating module, where a cap layer is formed on the planarized conductor.
(FR)L'invention concerne un système et un procédé pour traiter, dans un outil à un processus, la surface d'une pièce à semi-conducteurs présentant une couche barrière et un conducteur. L'outil à processus unique comprend un premier module de planarisation, un second module de planarisation, et un module de dépôt non électrique. Ledit conducteur est planarisé dans le premier module de planarisation jusqu'à ce qu'une partie de la couche barrière soit exposée. Dans le second module de planarisation, la partie exposée de la couche barrière est éliminée de la surface. La pièce est ensuite déplacée vers le module d'électrodéposition non électrique, une couche d'encapsulation étant formée sur le conducteur planarisé.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)