WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005013350) METHODE DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR AVEC UN TRANSISTOR BIPOLAIRE ET DISPOSITIF AVEC UN TRANSISTOR BIPOLAIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/013350    N° de la demande internationale :    PCT/IB2004/051292
Date de publication : 10.02.2005 Date de dépôt international : 26.07.2004
CIB :
H01L 21/331 (2006.01), H01L 29/417 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (Tous Sauf US).
NEUILLY, Francois, I. [FR/BE]; (NL) (US Seulement).
DONKERS, Johannes, J., T., M. [NL/NL]; (NL) (US Seulement).
AKSEN, Eyup [FR/BE]; (NL) (US Seulement).
MELAI, Joost [NL/BE]; (NL) (US Seulement).
FURUKAWA, Yukiko [JP/BE]; (NL) (US Seulement)
Inventeurs : NEUILLY, Francois, I.; (NL).
DONKERS, Johannes, J., T., M.; (NL).
AKSEN, Eyup; (NL).
MELAI, Joost; (NL).
FURUKAWA, Yukiko; (NL)
Mandataire : ELEVELD, Koop, J.; Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Données relatives à la priorité :
03102405.2 01.08.2003 EP
Titre (EN) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH A BIPOLAR TRANSISTOR AND DEVICE WITH A BIPOLAR TRANSISTOR
(FR) METHODE DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR AVEC UN TRANSISTOR BIPOLAIRE ET DISPOSITIF AVEC UN TRANSISTOR BIPOLAIRE
Abrégé : front page image
(EN)The invention relates to the manufacturing of a bipolar transistor device (10) in which the emitter is formed using a polycrystalline silicon region (14) which is prevent in a window in an insulating layer (13) and which extends laterally over said insulating layer (13). The silicon region (14) as well as another silicon region (12) bordering the stack of insulating region (13) and silicon region (14) are silicided by means of a metal layer (16) deposited over the structure. The sideface of the stack is provided with means to avoid bridging of the silicides (17) to be formed. According to the invention the means to prevent bridging of the silicides to be formed comprises that the side face of the stack is structured in such a way that the distance between the upper surface of the silicon region (14) and the upper surface the other silicon region (12) along the surface of the side face of the stack is made longer than the total thickness of the insulating layer (13) and the semiconductor layer (14). Through the increased path by either a positive or negative slope of the side face of the stack, the bridging of silicides is avoided. Preferred embodiments relate to how the side face of the stack is structured.
(FR)L'invention concerne la fabrication d'un dispositif (10) à transistor bipolaire dont l'émetteur est formé en utilisant une zone (14) en silicium polycristallin présente dans une fenêtre dans une couche isolante (13) et qui s'étend latéralement sur la couche isolante (13). La zone en silicium (14) et une autre zone en silicium (12) adjacente à la pile formée par la zone isolante (13) et par la zone en silicium (14) sont siliciurées au moyen d'une couche métallique (16) déposée sur la structure. La face latérale de la pile comprend des moyens pour éviter le pontage des siliciures (17) devant être formés. Selon l'invention, les moyens utilisés pour éviter le pontage des siliciures devant être formés comprennent la structuration de la face latérale de la pile de telle sorte que la distance entre la surface supérieure de la zone en silicium (14) et la surface supérieure de l'autre zone en silicium (12) le long de la surface de la face latérale de la pile soit plus longue que l'épaisseur totale de la couche isolante (13) et de la couche semi-conductrice (14). Le pontage des siliciures est évité en ce que la voie est allongée par une pente positive ou négative de la face latérale de la pile. Les modes préférentiels de réalisation concernent la façon de structurer la face latérale de la pile.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)