WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2005010759) CIRCUIT INTÉGRÉ À ATTRIBUTION DYNAMIQUE DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2005/010759    N° de la demande internationale :    PCT/IB2004/051241
Date de publication : 03.02.2005 Date de dépôt international : 16.07.2004
CIB :
G06F 12/02 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (Tous Sauf US).
HARMSZE, Françoise, J. [NL/NL]; (NL) (US Seulement).
BURCHARD, Artur, T. [PL/NL]; (NL) (US Seulement).
KENTER, Harm, J, H., N. [NL/NL]; (NL) (US Seulement)
Inventeurs : HARMSZE, Françoise, J.; (NL).
BURCHARD, Artur, T.; (NL).
KENTER, Harm, J, H., N.; (NL)
Mandataire : DE JONG, Durk, J.; Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Données relatives à la priorité :
03102312.0 28.07.2003 EP
Titre (EN) INTEGRATED CIRCUIT WITH DYNAMIC MEMORY ALLOCATION
(FR) CIRCUIT INTÉGRÉ À ATTRIBUTION DYNAMIQUE DE MÉMOIRE
Abrégé : front page image
(EN)An integrated circuit comprising a plurality of modules (M) for processing applications is provided, wherein each of said modules comprise a local memory (LM). The integrated circuit further comprises a global memory (GM), which can be shared between the plurality of modules (M), and an interconnect means (IM) for interconnecting said modules (M) and said global memory (GM). A memory managing unit (MMU) is associated to each of said modules (M) and determines whether the local memory (LM) provides sufficient memory space for the currently processed application. If this is not the case, the memory managing unit (MMU) requests a global buffer (FB) in said global memory (GM) to be exclusively reserved for the processing data of its associated module (M). Accordingly, by using the local memory (LM), whenever possible, before data is outsourced to the global memory (GM), power as well as bandwidth of the interconnect means can be saved. Furthermore, sufficient flexibility is introduced to the system on-chip to enable running applications that demand more local resources e. g. local memory, than are available in the subsystems or modules (M), without having the need to design the subsystems or modules for worst case scenarios. Especially, when the worst-case demands are much higher than the average case, the cost advantage can be significant.
(FR)L’invention concerne un circuit intégré comportant une pluralité de modules (M) pour traiter des applications, chacun desdits modules renfermant une mémoire locale (LM). Ce circuit intégré comprend également une mémoire globale (GM), laquelle peut être partagée entre la pluralité de modules (M), et un moyen d’interconnexion (IM) pour interconnecter lesdits modules (M) et ladite mémoire globale (GM). Une unité de gestion de mémoire (MMU) est associée à chacun des modules (M) et détermine si la mémoire locale (LM) offre suffisamment d’espace mémoire pour l’application en cours de traitement. Si tel n’est pas le cas, cette unité de gestion de mémoire (MMU) demande qu’un tampon global (FB) de ladite mémoire globale (GM) soit réservé exclusivement aux données de traitement de son module associé (M). En conséquence, l’utilisation de la mémoire locale (LM), dans la mesure du possible, avant affectation des données à la mémoire globale (GM), permet d’économiser la puissance ainsi que la bande passante du moyen d’interconnexion. En outre, une souplesse suffisante est introduite dans le système sur puce pour permettre l’exécution d’applications exigeant plus de ressources locales, par exemple de mémoire locale, qu’il n’en existe dans les sous-systèmes ou les modules (M), sans la nécessité de configurer les sous-systèmes ou les modules pour les scénarios de pire éventualité. En particulier, lorsque les exigences de pire éventualité sont bien plus élevée que celles du cas ordinaire, l’avantage financier peut être important.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)