Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005008729 - PROCEDE ET APPAREIL D'EMBROUILLAGE DE CONTENU DE CELLULE DANS UN CIRCUIT INTEGRE

Numéro de publication WO/2005/008729
Date de publication 27.01.2005
N° de la demande internationale PCT/US2004/022146
Date du dépôt international 08.07.2004
CIB
G06F 11/30 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
30Surveillance du fonctionnement
G06K 9/00 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
KRECONNAISSANCE DES DONNÉES; PRÉSENTATION DES DONNÉES; SUPPORTS D'ENREGISTREMENT; MANIPULATION DES SUPPORTS D'ENREGISTREMENT
9Méthodes ou dispositions pour la lecture ou la reconnaissance de caractères imprimés ou écrits ou pour la reconnaissance de formes, p.ex. d'empreintes digitales
CPC
G01R 31/318555
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
3185Reconfiguring for testing, e.g. LSSD, partitioning
318533using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
318555Control logic
G01R 31/318572
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
3185Reconfiguring for testing, e.g. LSSD, partitioning
318533using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
318572Input/Output interfaces
G06F 21/79
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
21Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
78to assure secure storage of data
79in semiconductor storage media, e.g. directly-addressable memories
H04L 25/03866
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
25Baseband systems
02Details
03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
03828Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
03866using scrambling
Déposants
  • ATMEL CORPORATION [US/US]; 2325 Orchard Parkway San Jose, CA 95131, US (AllExceptUS)
  • VERGNES, Alain [FR/FR]; FR (UsOnly)
Inventeurs
  • VERGNES, Alain; FR
Mandataires
  • D'ALESSANDRO, Kenneth; Sierra Patent Group, Ltd. P.O. Box 6149 Stateline, NV 89449, US
Données relatives à la priorité
030840509.07.2003FR
10/861,68304.06.2004US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) METHOD AND APPARATUS FOR SCRAMBLING CELL CONTENT IN AN INTEGRATED CIRCUIT
(FR) PROCEDE ET APPAREIL D'EMBROUILLAGE DE CONTENU DE CELLULE DANS UN CIRCUIT INTEGRE
Abrégé
(EN)
Address sub-decoder (200) receives peripheral select (114), read/write signal (117), and address bus (110). Address sub-decoder (200) is connected to configuration register (202) by enable write line (206). Configuration register (202) is connected to processing logic by descrambling unit (310). Scrambling unit (300) is coupled to data bus (116) and configuration register (202). Scrambling unit (300) is configured to receive data, or scrambling unit input, from data bus (116) and to scrambled data is transmitted to configuration register (202). If normal operations are halted and the register content read out by scan chain system (126), only scrambled data will be transmitted through scan register output (214) and scan chain output (132), protecting register content. Clock (118), processing logic (204), scan chain control (128) and scan chain input (130) are transmitted to peripheral (108) along scan chain (134).
(FR)
L'invention concerne un système permettant de procéder à l'embrouillage de données dans une cellule séquentielle. La cellule séquentielle est conçue pour recevoir les données d'un bus de données. Une unité d'embrouillage est raccordée à la cellule séquentielle et au bus de données. L'unité d'embrouillage est conçue pour recevoir une entrée d'unité d'embrouillage du bus de données et produire une sortie d'unité d'embrouillage différente de l'entrée d'unité d'embrouillage. La sortie d'unité d'embrouillage est transmise à la cellule séquentielle. Une unité de désembrouillage est raccordée à la cellule séquentielle et est conçue pour recevoir une entrée d'unité de désembrouillage de la cellule séquentielle et produire une sortie d'unité de désembrouillage différente de l'entrée d'unité de désembrouillage. La sortie d'unité de désembrouillage est égale à l'entrée d'unité d'embrouillage.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international