Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005006345 - DISPOSITIF DE STOCKAGE A SEMICONDUCTEUR

Numéro de publication WO/2005/006345
Date de publication 20.01.2005
N° de la demande internationale PCT/JP2004/009959
Date du dépôt international 13.07.2004
CIB
G11C 29/00 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
29Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne
CPC
G11C 29/808
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
70Masking faults in memories by using spares or by reconfiguring
78using programmable devices
80with improved layout
808using a flexible replacement scheme
Déposants
  • エルピーダメモリ株式会社 ELPIDA MEMORY, INC. [JP/JP]; 〒1040028 東京都中央区八重洲二丁目2番1号 Tokyo 2-1, Yaesu 2-chome, Chuo-ku Tokyo 1040028, JP (AllExceptUS)
  • 小川 澄男 OGAWA, Sumio [JP/JP]; JP (UsOnly)
  • 越川 康二 KOSHIKAWA, Yasuji [JP/JP]; JP (UsOnly)
Inventeurs
  • 小川 澄男 OGAWA, Sumio; JP
  • 越川 康二 KOSHIKAWA, Yasuji; JP
Mandataires
  • 工藤 実 KUDOH, Minoru; 〒1400013 東京都品川区南大井六丁目24番10号 6F, Kadoya Bldg. 24-10, Minamiooi 6-chome Shinagawa-ku, Tokyo 1400013, JP
Données relatives à la priorité
2003-27499115.07.2003JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE A SEMICONDUCTEUR
(JA) 半導体記憶装置
Abrégé
(EN)
A semiconductor storage device having a redundancy circuit for compensating for failed memory cells, wherein an uneven distribution of memory cell failures is effectively compensated for. The semiconductor storage device has a plurality of memory blocks each including a plurality of segments. A redundancy memory block for replacing failed data of a segment is physically provided to each of the plurality of memory blocks. Block addresses of the redundancy memory blocks are logically commonly assigned to the plurality of memory blocks.
(FR)
L'invention concerne un dispositif de stockage à semiconducteur comportant un circuit de redondance destiné à compenser les cellules de mémoire défaillantes, dans lequel une répartition inégale des cellules de mémoire défaillantes est compensée de façon efficace. Le dispositif de stockage à semiconducteur comprend plusieurs blocs de mémoire comportant chacun plusieurs segments. Un bloc de mémoire de redondance permettant de remplacer les données défaillantes d'un segment est physiquement placé au niveau de chacun des blocs de mémoire. Des adresses de bloc des blocs de mémoire de redondance sont attribuées de manière logique et commune aux multiples blocs de mémoire.
(JA)
 不良メモリセルの救済を行うリダンダンシ回路を備えた半導体記憶装置において、偏在するメモリセル不良を効率的に救済する。  複数のメモリブロックを備える半導体記憶装置において、メモリブロックは複数のセグメントを含む。セグメントの欠陥データを置換するリダンダンシメモリブロックは、複数のメモリブロックのおのおのに物理的に設けられる。リダンダンシメモリブロックのブロックアドレスは、複数のメモリブロックに論理的に共通に割り当てられる。
Également publié en tant que
US2006227588
Dernières données bibliographiques dont dispose le Bureau international