Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005006189 - AUTOCONTROLE AUTOMATIQUE D'UN CIRCUIT INTEGRE VIA UN ESSAI DE REBOUCLAGE ENTREE/SORTIE DE COURANT ALTERNATIF

Numéro de publication WO/2005/006189
Date de publication 20.01.2005
N° de la demande internationale PCT/US2004/019164
Date du dépôt international 16.06.2004
CIB
G01R 31/317 2006.01
GPHYSIQUE
01MÉTROLOGIE; TESTS
RMESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31Dispositions pour tester les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour tests électriques caractérisées par ce qui est testé, non prévues ailleurs
28Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317Tests de circuits numériques
G01R 31/3185 2006.01
GPHYSIQUE
01MÉTROLOGIE; TESTS
RMESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31Dispositions pour tester les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour tests électriques caractérisées par ce qui est testé, non prévues ailleurs
28Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317Tests de circuits numériques
3181Tests fonctionnels
3185Reconfiguration pour les essais, p.ex. LSSD, découpage
CPC
G01R 31/31716
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
31712Input or output aspects
31716Testing of input or output with loop-back
G01R 31/31853
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
3185Reconfiguring for testing, e.g. LSSD, partitioning
318522Test of Sequential circuits
31853Test of registers
G06F 11/27
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
26Functional testing
27Built-in tests
Déposants
  • INTEL CORPORATION [US/US]; (a Delaware Corporation) 2200 Mission College Boulevard Santa Clara, CA 95052, US (AllExceptUS)
Inventeurs
  • QUERBACH, Bruce; US
  • ELLIS, David; US
  • KHAN, Amjad; US
  • TRIPP, Michael; US
  • GAYLES, Eric; US
  • GOLLAPUDI, Eshwar; US
Mandataires
  • VINCENT, Lester, J. ; Blakely Sokoloff Tayor & Zafman 12400 Wilshire Boulevard, 7th Floor Los Angeles, CA 90025, US
Données relatives à la priorité
10/611,09930.06.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) AUTOMATIC SELF TEST OF AN INTEGRATED CIRCUIT VIA AC I/O LOOPBACK
(FR) AUTOCONTROLE AUTOMATIQUE D'UN CIRCUIT INTEGRE VIA UN ESSAI DE REBOUCLAGE ENTREE/SORTIE DE COURANT ALTERNATIF
Abrégé
(EN)
A multi-bit test value is loaded into a built-in latch of the IC component, and a pad of the component is selected for testing. A number of different sequences of test values are automatically generated, based on the stored test value, without scanning-in additional multi-bit values into the latch. A signal that is based on the different sequences of test values is driven into the selected pad and looped back. A difference between the test values and the looped back version of the test values is determined, while automatically adjusting driver and/or receiver characteristics to determine a margin of operation of on-chip I/O buffering for the selected pad.
(FR)
La présente invention a trait à un procédé dans lequel une valeur à bit multiple est chargée dans une bascule incorporée d'un composant du circuit intégré, et un plot du composant est sélectionné pour vérification. Un certain nombre de différentes séquences de valeurs d'essai sont générées automatiquement, en fonction de la valeur d'essai stockée, sans balayage d'entrée de valeurs à bit multiple additionnelles dans la bascule. Un signal basé sur des différentes séquences de valeurs d'essai est délivré dans le plot sélectionné et rebouclé. Une différence entre les valeurs d'essai et la version rebouclée des valeurs d'essai est déterminée, tout en réalisant l'ajustement des caractéristiques de lecteur et/ou récepteur pour déterminer la marge de fonctionnement d'un tamponnage entrée/sortie sur puce pour le plot sélectionné.
Dernières données bibliographiques dont dispose le Bureau international