Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005006159 - MECANISME PERIPHERIQUE FIABLE

Numéro de publication WO/2005/006159
Date de publication 20.01.2005
N° de la demande internationale PCT/US2004/019254
Date du dépôt international 16.06.2004
CIB
G06F 21/00 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
21Dispositions de sécurité pour protéger les calculateurs, leurs composants, les programmes ou les données contre une activité non autorisée
CPC
G06F 21/82
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
21Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
82Protecting input, output or interconnection devices
Déposants
  • INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95052, US (AllExceptUS)
Inventeurs
  • POISNER, David; US
Mandataires
  • VINCENT, Lester, J.; Blakely, Sokoloff, Taylor & Zafman 12400 Wilshire Boulevard 7th Floor Los Angeles, CA 90025, US
Données relatives à la priorité
10/609,50830.06.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) TRUSTED PERIPHERAL MECHANISM
(FR) MECANISME PERIPHERIQUE FIABLE
Abrégé
(EN)
According to one embodiment, computer system is disclosed. The computer system includes a central processing unit (CPU), and a chipset coupled to the CPU including protected registers and a host controller. The computer system also includes a bus coupled to the host controller and a peripheral device coupled the bus. Trusted software accesses the protected registers to transmit encrypted data between the host controller and the peripheral device upon startup of the computer system to verify that the peripheral device is trustworthy.
(FR)
L'invention porte, selon une forme d'exécution, sur un système informatique qui comprend un processeur central (CPU) et un jeu de puces couplé à la CPU comprenant des registres protégés et un contrôleur principal. Le système informatique comprend également un bus couplé au contrôleur principal et un dispositif périphérique couplé au bus. Le logiciel fiable accède aux registres protégés afin de transmettre des données cryptées entre le contrôleur principal et le dispositif périphérique lors du démarrage du système informatique afin de vérifier que le dispositif périphérique est fiable.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international