Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005004161 - SCHEMA D'INTEGRATION PERMETTANT D'EVITER UN ENDOMMAGEMENT PAR PLASMA AVEC UNE TECHNOLOGIE MRAM

Numéro de publication WO/2005/004161
Date de publication 13.01.2005
N° de la demande internationale PCT/EP2004/006189
Date du dépôt international 08.06.2004
Demande présentée en vertu du Chapitre 2 06.04.2005
CIB
G11C 11/00 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
11Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
H01L 21/00 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
H01L 21/8246 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78avec une division ultérieure du substrat en plusieurs dispositifs individuels
82pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232Technologie à effet de champ
8234Technologie MIS
8239Structures de mémoires
8246Structures de mémoires mortes (ROM)
H01L 27/22 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
22comprenant des composants utilisant les effets galvanomagnétiques, p.ex. effet Hall; utilisant des effets de champ magnétique analogues
CPC
H01L 27/222
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
22including components using galvano-magnetic effects, e.g. Hall effects; using similar magnetic field effects
222Magnetic non-volatile memory structures, e.g. MRAM
H01L 43/12
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
43Devices using galvano-magnetic or similar magnetic effects; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
12Processes or apparatus peculiar to the manufacture or treatment of these devices or of parts thereof
Déposants
  • INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53 81669 München, DE (AllExceptUS)
  • KIM, Woosik [KR/US]; US (UsOnly)
  • LEE, Gill, Yong [KR/US]; US (UsOnly)
Inventeurs
  • KIM, Woosik; US
  • LEE, Gill, Yong; US
Mandataires
  • SAVIC, Bojan; Müller Hoffmann & Partner Innere Wiener Str. 17 81667 München, DE
Données relatives à la priorité
10/464,22618.06.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) INTEGRATION SCHEME FOR AVOIDING PLASMA DAMAGE IN MRAM TECHNOLOGY
(FR) SCHEMA D'INTEGRATION PERMETTANT D'EVITER UN ENDOMMAGEMENT PAR PLASMA AVEC UNE TECHNOLOGIE MRAM
Abrégé
(EN)
A method of fabricating a magnetic memory device and a magnetic memory device structure. A buffer insulating layer is deposited over the top surface of the conductive hard mask of a magnetic memory cell. The buffer insulating layer is left remaining over the conductive hard mask top surface while the various material layers of the device are patterned and etched. The buffer insulating layer prevents the conductive hard mask top surface from being damaged during plasma-containing processes.
(FR)
La présente invention concerne un procédé pour fabriquer un dispositif de mémoire magnétique et une structure de dispositif de mémoire magnétique. Une couche d'isolation de mémoire tampon est déposée à la surface supérieure du masque dur conducteur d'une cellule de mémoire magnétique. Cette couche d'isolation de mémoire tampon est laissée sur la surface supérieure du masque dur conducteur, alors que les diverses couches de matière du dispositif sont inscrites et gravées. La couche d'isolation de mémoire tampon empêche un endommagement de la surface supérieure du masque dur conducteur lors de processus impliquant du plasma.
Également publié en tant que
DE112004001017
Dernières données bibliographiques dont dispose le Bureau international