Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2005001843 - MEMOIRE MULTIBIT A GENERATION DE TENSION DE REFERENCE DYNAMIQUE

Numéro de publication WO/2005/001843
Date de publication 06.01.2005
N° de la demande internationale PCT/US2004/016015
Date du dépôt international 21.05.2004
Demande présentée en vertu du Chapitre 2 24.03.2005
CIB
G11C 11/56 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
11Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
56utilisant des éléments d'emmagasinage comportant plus de deux états stables représentés par des échelons, p.ex. de tension, de courant, de phase, de fréquence
G11C 16/04 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
04utilisant des transistors à seuil variable, p.ex. FAMOS
G11C 16/28 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
26Circuits de détection ou de lecture; Circuits de sortie de données
28utilisant des cellules de détection différentielle ou des cellules de référence, p.ex. des cellules factices
CPC
G11C 11/5642
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
5621using charge storage in a floating gate
5642Sensing or reading circuits; Data output circuits
G11C 11/5671
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
5671using charge trapping in an insulator
G11C 16/0475
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
04using variable threshold transistors, e.g. FAMOS
0466comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
0475comprising plural independent storage sites which store independent data
G11C 16/28
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
26Sensing or reading circuits; Data output circuits
28using differential sensing or reference cells, e.g. dummy cells
G11C 2211/5634
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2211Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
563Multilevel memory reading aspects
5634Reference cells
Déposants
  • SPANSION LLC [US/US]; One AMD Place Mail Stop 68 P.O.Box 3453 Sunnyvale, CA 94088-3453, US (AllExceptUS)
  • SHIEH, Ming-Huei [--/US]; US (UsOnly)
  • KURIHARA, Kazuhiro [JP/JP]; JP (UsOnly)
Inventeurs
  • SHIEH, Ming-Huei; US
  • KURIHARA, Kazuhiro; JP
Mandataires
  • COLLOPY, Daniel, R.; One AMD Place Mail Stop 68 P.O. Box 3453 Sunnyvale, CA 94088-3453, US
  • WRIGHT, Hugh, R.; Brookes Batchellor LLP 102-108 Clerkenwell Road London EC1M 5SA, GB
Données relatives à la priorité
10/600,06520.06.2003US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) MULTIBIT MEMORY WITH DYNAMIC REFERENCE VOLTAGE GENERATION
(FR) MEMOIRE MULTIBIT A GENERATION DE TENSION DE REFERENCE DYNAMIQUE
Abrégé
(EN)
A core-based multi-bit memory (400) having a dual-bit dynamic referencing architecture (408, 410) fabricated on the memory core (401). A first reference array (408) and a second reference array (410) are fabricated on the memory core (401) such that a reference cell pair (185) comprising one cell (182) of the first reference array (408) and a corresponding cell (184) of the second reference array (410) are read and averaged to provide a reference voltage for reading a data array(s).
(FR)
L'invention concerne une mémoire multibit (400) utilisant un noyau ayant une architecture de référençage dynamique à double bit (408, 410) fabriquée sur le noyau (401) de la mémoire. Un premier réseau de référence (408) et un second réseau de référence (410) sont fabriqués sur le noyau (401) de mémoire de manière qu'une référence de paire de cellules (185) comprenant un cellule (182) du premier réseau de référence (88) et une cellule correspondante (184) du second réseau de référence (416) soit lues et pondérées afin d'obtenir une tension de référence en vue de la lecture d'un (des) réseau(x) de données.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international