Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2004097626 - SYSTEME DE TRAITEMENT EN PARALLELE

Numéro de publication WO/2004/097626
Date de publication 11.11.2004
N° de la demande internationale PCT/IB2004/050509
Date du dépôt international 26.04.2004
CIB
G06F 9/38 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
30Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
38Exécution simultanée d'instructions
CPC
G06F 9/30145
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
30145Instruction analysis, e.g. decoding, instruction word fields
G06F 9/3824
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3824Operand accessing
G06F 9/3828
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3824Operand accessing
3826Data result bypassing, e.g. locally between pipeline stages, within a pipeline stage
3828with global bypass, e.g. between pipelines, between clusters
G06F 9/383
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3824Operand accessing
383Operand prefetching
G06F 9/3836
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3836Instruction issuing, e.g. dynamic instruction scheduling, out of order instruction execution
G06F 9/3853
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3836Instruction issuing, e.g. dynamic instruction scheduling, out of order instruction execution
3853of compound instructions
Déposants
  • KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL]/[NL] (AllExceptUS)
  • VAN WEL, Antonius, A., M. [NL]/[NL] (UsOnly)
Inventeurs
  • VAN WEL, Antonius, A., M.
Mandataires
  • DE, JONG, Durk, J.
Données relatives à la priorité
03101182.829.04.2003EP
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) PARALLEL PROCESSING SYSTEM
(FR) SYSTEME DE TRAITEMENT EN PARALLELE
Abrégé
(EN)
The invention is based on the idea to provide a functional unit that is capable of performing not only a simple pass operation but also delayed pass operations, introducing a desired amount of latency. Therefore, a parallel processor is provided, wherein said processor comprises a control means CTR for controlling the processing in said processor, a plurality of passing units PU being adapted to perform a programmable number of pass operations with a programmable latency, and a communication network CN for coupling the control means CTR and said plurality of passing units PU.
(FR)
L'idée de base de l'invention est de proposer une unité fonctionnelle susceptible d'exécuter non seulement une simple opération de passe mais également des opérations de passe temporisées, grâce à l'introduction d'un temps de latence désiré. L'invention concerne donc un processeur parallèle comportant un moyen de commande (CTR) destiné à commander le traitement dans ledit processeur, une pluralité d'unités de passe (PU) aptes à exécuter un nombre programmable d'opérations de passe avec un temps de latence programmable, et un réseau de communications (CN) permettant de coupler le moyen de commandes (CTR) et ladite pluralité d'unités de transfert (PU).
Également publié en tant que
US2006282647
Dernières données bibliographiques dont dispose le Bureau international