WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004095539) ARCHITECTURE A MULTIPLICATEUR COMBINE POLYNOMIAL ET NATUREL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/095539    N° de la demande internationale :    PCT/US2004/008604
Date de publication : 04.11.2004 Date de dépôt international : 22.03.2004
Demande présentée en vertu du Chapitre 2 :    25.01.2005    
CIB :
G06F 7/52 (2006.01), G06F 7/72 (2006.01)
Déposants : ATMEL CORPORATION [US/US]; 2325 Orchard Parkway, San Jose, CA 95131 (US) (Tous Sauf US)
Inventeurs : DUPAQUIS, Vincent; (FR).
PARIS, Laurent; (FR)
Mandataire : SCHNECK, Thomas; Schneck & Schneck, P.O. Box 2-E, San Jose, CA 95109-0005 (US)
Données relatives à la priorité :
03/04221 04.04.2003 FR
Titre (EN) COMBINED POLYNOMIAL AND NATURAL MULTIPLIER ARCHITECTURE
(FR) ARCHITECTURE A MULTIPLICATEUR COMBINE POLYNOMIAL ET NATUREL
Abrégé : front page image
(EN)An integrated circuit parallel multiplication circuit delivers both natural multiplication products and polynomial products with coefficients over GF(2). The parallel multiplier hardware architecture (Fig. 3) arranges the addition of partial products (Pi, j) so that it begins in a first group of adder stages (23) that perform additions without receiving any carry terms as inputs, and so that addition of the carry terms (ek+1) is deferred until a second group of adder stages (29) is arranged to follow the first group. This intentional arrangement of the adders into two separate groups allows both the polynomial product (dk) to be extracted from the results (sk) of the first group of additions, and the natural product (ck) to be extracted from the results of the second group of additions.
(FR)Un circuit de multiplication parallèle à un circuit intégré fournit, à la fois, des produits de multiplication naturels et des produits polynomiaux à coefficients supérieurs à GF (2). L'architecture de matériel multiplicateur parallèle (Fig. 3) agence l'addition de produits partiels (Pi, j), de façon qu'elle commence dans un premier groupe de stades additionneurs (23) qui effectuent des additions sans recevoir des termes de report, tels que des entrées, de sorte que l'addition des termes de report (ek+1) est différée jusqu'à ce qu'un second groupe de stades additionneurs (29) soit agencé pour suivre le premier groupe. Cet agencement intentionnel des additionneurs en deux groupes séparés permet, d'une part, que le produit polynomial (dk) soit extrait des résultats (sk) du premier groupe d'additions et, d'autre part, que le produit naturel (ck) soit extrait des résultats du second groupe d'additions.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)