WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004095527) PROCEDE DE FABRICATION DE DISPOSITIF A GRILLE BIMETALLIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/095527    N° de la demande internationale :    PCT/US2004/004326
Date de publication : 04.11.2004 Date de dépôt international : 13.02.2004
CIB :
H01L 21/8238 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, TX 78735 (US) (Tous Sauf US).
GILMER, David, C. [US/US]; (US) (US Seulement).
SAMAVEDAM, Srikanth, B. [US/US]; (US) (US Seulement).
TOBIN, Philip, J. [US/US]; (US) (US Seulement)
Inventeurs : GILMER, David, C.; (US).
SAMAVEDAM, Srikanth, B.; (US).
TOBIN, Philip, J.; (US)
Mandataire : GODDARD, Patricia, S.; Freescale Semiconductor, Inc., 7700 West Parmer Lane, MD:TX32/PL02, Austin, TX 78729-8084 (US)
Données relatives à la priorité :
10/400,896 27.03.2003 US
Titre (EN) METHOD FOR FABRICATING DUAL-METAL GATE DEVICE
(FR) PROCEDE DE FABRICATION DE DISPOSITIF A GRILLE BIMETALLIQUE
Abrégé : front page image
(EN)A method of fabricating a MOS transistor (10) that comprises a dual-metal gate that is formed from heterotypical metals. A gate dielectric (34), such as HfO2, is deposited on a semiconductor substrate (31). A sacrificial layer (35), is next deposited over the gate dielectric (34). The sacrificial layer (35) is patterned so that the gate dielectric (34) over a first (pMOS, for example) area (32) of the substrate (31) is exposed and gate dielectric (34) over a second (nMOS, for example) area (33) of the substrate (31) continues to be protected by the sacrificial layer (35). A first gate conductor material (51) is deposited over the remaining sacrificial area (35) and over the exposed gate dielectric (34). The first gate conductor material (51) is patterned so that first gate conductor material (51) over the second area (33) of the substrate (31) is etched away. The sacrificial layer (35) over the second area (33) prevents damage to the underlying dielectric material (34) as the first gate conductor material (51) is removed.
(FR)La présente invention concerne un procédé de fabrication d'un transistor MOS (10) comprenant une grille bimétallique en métaux hétérotypiques. Un diélectrique de grille (34) tel que du HfO2, est déposé sur un substrat semi-conducteur (31). On dépose ensuite une couche sacrificielle (35) sur le diélectrique de grille (34). Le dessin de la couche sacrificielle (35) est conçu pour que le diélectrique de grille (34) recouvrant une première zone (32) du substrat (31), pMOS par exemple, soit apparent, et que le diélectrique de grille (34) recouvrant une seconde zone (33) du substrat (31), nMOS par exemple, continue à être protégé par la couche sacrificielle (35). Un premier matériau conducteur de grille (51) est déposé sur la zone sacrificielle restante (35) et sur le diélectrique de grille apparent (34). Le dessin du premier matériau conducteur de grille (51) est conçu de façon que le premier matériau conducteur de grille (51) recouvrant la seconde zone (33) du substrat (31) soit éliminé par attaque chimique. La couche sacrificielle (35) recouvrant la seconde zone (33) empêche d'endommager le matériau diélectrique sous-jacent (34) pendant l'attaque chimique du premier matériau conducteur de grille (51).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)