WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2004095514) DISPOSITIF A CIRCUIT AU MOINS PARTIELLEMENT ENCAPSULE ET PROCEDE PERMETTANT DE FORMER CE DISPOSITIF A CIRCUIT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2004/095514    N° de la demande internationale :    PCT/US2004/011871
Date de publication : 04.11.2004 Date de dépôt international : 06.04.2004
CIB :
H01L 21/60 (2006.01), H01L 23/50 (2006.01), H01L 23/538 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, TX 78735 (US) (Tous Sauf US).
LEAL, George [US/US]; (US) (US Seulement).
ZHAO, Jie-Hua [CN/US]; (US) (US Seulement).
PRACK, Edward, R. [US/US]; (US) (US Seulement).
WENZEL, Robert, J. [US/US]; (US) (US Seulement).
SAWYER, Brian, D. [US/US]; (US) (US Seulement).
WONTOR, David, G. [US/US]; (US) (US Seulement).
MANGRUM, Marc Alan [US/US]; (US) (US Seulement)
Inventeurs : LEAL, George; (US).
ZHAO, Jie-Hua; (US).
PRACK, Edward, R.; (US).
WENZEL, Robert, J.; (US).
SAWYER, Brian, D.; (US).
WONTOR, David, G.; (US).
MANGRUM, Marc Alan; (US)
Mandataire : KING, Robert, L.; Corporate Law Department, Intellectual Property Section, 7700 West Parmer Lane, MD: TX32/PL02, Austin, Texas 78729 (US)
Données relatives à la priorité :
10/418,790 18.04.2003 US
Titre (EN) CIRCUIT DEVICE WITH AT LEAST PARTIAL PACKAGING AND METHOD FOR FORMING
(FR) DISPOSITIF A CIRCUIT AU MOINS PARTIELLEMENT ENCAPSULE ET PROCEDE PERMETTANT DE FORMER CE DISPOSITIF A CIRCUIT
Abrégé : front page image
(EN)In one embodiment, circuit device (15) is placed within an opening of a conductive layer (10) which is then partially encapsulated with an encapsulant (24) so that the active surface of the circuit device (15) is coplanar with the conductive layer (10). In this embodiment, at least a portion of the conductive layer (10) may be used as a reference voltage plane (e.g. a ground plane). In one embodiment, circuit device (115) is placed on a conductive layer (100) such that an active surface of circuit device (115) is between conductive layer (100) and an opposite surface of circuit device (115). In this embodiment, conductive layer (100) has at least one opening (128) to expose the active surface of circuit device (115). The encapsulant (24, 126, 326) may be electrically conductive for some embodiments, and electrically non-conductive for other embodiments.
(FR)Dans une forme de réalisation, le dispositif (15) à circuit est placé dans une ouverture formée dans une couche conductrice (10) laquelle est ensuite partiellement encapsulée au moyen d'un produit d'encapsulation (24), de telle manière que la surface active du dispositif à circuit (15) est coplanaire avec la couche conductrice (10). Dans cette forme de réalisation, au moins une partie de la couche conductrice (10) peut servir de plan de tension de référence (ou plan de masse). Dans une autre forme de réalisation, le dispositif (115) à circuit est placé sur une couche conductrice (100) de telle manière qu'une surface active du dispositif à circuit (115) se trouve intercalée entre la couche conductrice (100) et une surface opposée du dispositif à circuit (115). Dans cette forme de réalisation, la couche conductrice (100) comporte au moins une ouverture (128) exposant la surface active du dispositif à circuit (115). Le produit d'encapsulation (24, 126, 326) peut être conducteur dans certaines formes de réalisation et non conducteur dans d'autres formes de réalisation.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)