Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2004061935 - PROCEDE DE FORMAGE DE BOSSE, DISPOSITIF A SEMICONDUCTEUR ET PROCEDE DE FABRICATION ASSOCIE, DISPOSITIF DE TRAITEMENT DE SUBSTRAT, ET APPAREIL DE FABRICATION A SEMICONDUCTEUR

Numéro de publication WO/2004/061935
Date de publication 22.07.2004
N° de la demande internationale PCT/JP2003/005092
Date du dépôt international 22.04.2003
CIB
H01L 21/48 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
48Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes H01L21/06-H01L21/326218
H01L 21/60 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
CPC
H01L 21/4853
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
4814Conductive parts
4846Leads on or in insulating or insulated substrates, e.g. metallisation
4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
H01L 2224/1134
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
11Manufacturing methods
113by local deposition of the material of the bump connector
1133in solid form
1134Stud bumping, i.e. using a wire-bonding apparatus
H01L 2224/1184
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
11Manufacturing methods
118Post-treatment of the bump connector
1183Reworking, e.g. shaping
1184involving a mechanical process, e.g. planarising the bump connector
H01L 2224/13099
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
13of an individual bump connector
13001Core members of the bump connector
13099Material
H01L 2224/13144
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
13of an individual bump connector
13001Core members of the bump connector
13099Material
131with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
13138the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
13144Gold [Au] as principal constituent
H01L 2224/13147
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
12Structure, shape, material or disposition of the bump connectors prior to the connecting process
13of an individual bump connector
13001Core members of the bump connector
13099Material
131with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
13138the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
13147Copper [Cu] as principal constituent
Déposants
  • FUJITSU LIMITED [JP]/[JP] (AllExceptUS)
  • MIZUKOSHI, Masataka [JP]/[JP] (UsOnly)
  • ISHIZUKI, Yoshikatsu [JP]/[JP] (UsOnly)
  • NAKAGAWA, Kanae [JP]/[JP] (UsOnly)
  • OKAMOTO, Keishiro [JP]/[JP] (UsOnly)
  • TESHIROGI, Kazuo [JP]/[JP] (UsOnly)
  • SAKAI, Taiji [JP]/[JP] (UsOnly)
Inventeurs
  • MIZUKOSHI, Masataka
  • ISHIZUKI, Yoshikatsu
  • NAKAGAWA, Kanae
  • OKAMOTO, Keishiro
  • TESHIROGI, Kazuo
  • SAKAI, Taiji
Mandataires
  • KOKUBUN, Takayoshi
Données relatives à la priorité
2002-38158227.12.2002JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) METHOD FOR FORMING BUMP, SEMICONDUCTOR DEVCIE AND ITS MANUFACTURING METHOD, SUBSTRATE TREATMENT DEVICE, AND SEMICONDUCTOR MANUFACTURING APPARATUS
(FR) PROCEDE DE FORMAGE DE BOSSE, DISPOSITIF A SEMICONDUCTEUR ET PROCEDE DE FABRICATION ASSOCIE, DISPOSITIF DE TRAITEMENT DE SUBSTRAT, ET APPAREIL DE FABRICATION A SEMICONDUCTEUR
(JA) バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
Abrégé
(EN)
The rear (1b) of a semiconductor substrate (1) is fixed to the support face (11a) of a substrate support base (11) by vacuum clamping. The thickness of the semiconductor substrate (1) is uniform by planarizing the rear (1b), and the rear (1b) is forcedly free of waviness caused by the vacuum clamping to the support face (11a), so that the rear (1b) functions as the reference face of the planarization of the front (1a). In this state, Au projections (2) on the front (1a) and the surface layer of a resist mask (12) is cut with a single point tool (10) to planarize the surface of Au projections (2) and that of the resist mask (12) so as to be flat continuously. Thus, instead of CMP, the surface of a fine bump formed on a substrate is planarized at low cost low costly and speedily.
(FR)
L'invention concerne l'arrière (1b) d'un substrat à semiconducteur (1) fixé à une surface support (11a) d'une base de support de substrat (11) par serrage sous vide. L'épaisseur du substrat à semiconducteur (1) est uniforme face à la planarisation de l'arrière (1b) et cet arrière (1b) est dépourvu de manière forcée de l'ondulation entraînée par le serrage sous vide à la surface support (11a), de sorte que l'arrière (1b) fonctionne comme surface de référence de la planarisation avant (1a). Dans cet état, des projections d'Au (2) sur l'avant (1a) et sur la couche superficielle d'un masque réserve (12) sont découpées à l'aide d'un outil à tranchant unique (10) afin de planariser la surface des projections d'Au (2) et celle du masque de réserve (12) de manière à être continuellement plate. Ainsi, au lieu de CMP, la surface de bosse fine formée sur un substrat est planarisée à bas prix et de façon rapide.
(JA)
 半導体基板(1)を基板支持台(11)の支持面(11a)に裏面(1b)を吸着させ固定する。このとき、裏面(1b)への平坦化処理により半導体基板(1)の厚みが一定の状態とされており、更に裏面(1b)が支持面(11a)への吸着により強制的にうねり等もない状態となり、これにより裏面(1b)が表面(1a)の平坦化の基準面となる。この状態で、表面(1a)における各Au突起(2)及びレジストマスク(12)の表層をバイト(10)を用いて切削加工し、各Au突起(2)及びレジストマスク(12)の表面が連続して平坦となるように平坦化処理する。これにより、CMPに替わり、基板上に形成された微細なバンプの表面を安価に高速で平坦化することができる。
Dernières données bibliographiques dont dispose le Bureau international